DIALOG(R) File 352: Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

WPI Acc No: 2002-013099/200202

XRPX Acc No: NO2-010563

Electro-optical apparatus e.g. liquid crystal display device, has offset area formed between channel formation area and lightly doped drain area of n-channel type thin film transistor which forms pixel circuit

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME )

Inventor: YAMAZAKI S

Number of Countries: 002 Number of Patents: 003

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 2000340798 A 20001208 JP 200072631 A 20000315 200202 B

US 6531713 B1 20030311 US 2000528113 A 20000317 200321

US 20030062499 A1 20030403 US 2000528113 A 20000317 200325

US 2002282689 A 20021029

00 200220200 // 20021020

Priority Applications (No Type Date): JP 9976967 A 19990319

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 2000340798 A 31 H01L-029/786

US 6531713 B1 H01L-029/786

US 20030062499 A1 F16K-025/00 Div ex application US 2000528113

Title Terms: ELECTRO; OPTICAL; APPARATUS; LIQUID; CRYSTAL; DISPLAY; DEVICE;

OFFSET; AREA; FORMING; CHANNEL; FORMATION; AREA; LIGHT; DOPE; DRAIN; AREA;

N; CHANNEL; TYPE; THIN; FILM; TRANSISTOR; FORM; PIXEL; CIRCUIT

Derwent Class: P81; P85; U12; U14

International Patent Class (Main): F16K-025/00; H01L-029/786

International Patent Class (Additional): G02F-001/1368; G09F-009/30;

H01L-021/20; H01L-021/322; H01L-021/336; H01L-027/08; H01L-029/76

File Segment: EPI; EngPI

DIALOG(R) File 347: JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

ELECTRO-OPTICAL DEVICE AND PREPARATION THEREOF

PUB. NO.: 2000-340798 [JP 2000340798 A]

PUBLISHED: December 08, 2000 (20001208)

INVENTOR(s): YAMAZAKI SHUNPEI

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD

APPL. NO.: 2000-072631 [JP 200072631]

FILED: March 15, 2000 (20000315)

PRIORITY: 11-076967 [JP 9976967], JP (Japan), March 19, 1999 (19990319)

INTL CLASS: H01L-029/786; G02F-001/1368; G09F-009/30; H01L-021/20;

H01L-021/322; H01L-027/08; H01L-021/336

#### **ABSTRACT**

PROBLEM TO BE SOLVED: To improve the effective aperture ratio by forming an offset region between channel and LDD regions, such that the LDD region of a drive TFT overlaps with a gate interconnection through a gate insulating film, and such that the LDD region of a pixel TFT does not overlap with the gate interconnection sandwiching the gate insulating film.

SOLUTION: A drive circuit is provided with a p channel TFT (thin-film transistor) 301, and an n channel TFT 302 and 303, while a pixel section is provided with a pixel TFT 304 formed of an n channel TFT. The TFT 302 is provided with an LDD region 207, which is located between a channel forming region 204 and a drain region 206, and which overlaps with a gate interconnection sandwiching a gate insulating film. Furthermore, the TFT 304 is provided with regions 217 to 220 and an offset region 221, which do not overlap with the gate interconnection through via channel-forming regions 213 and 214, a source region 215, a drain region 216, and the gate insulating film.

COPYRIGHT: (C) 2000, JPO

# (12)公開特許公報 (A)

# (11)特許出願公開番号 特開2000-340798


(P2000-340798A) (43)公開日 平成12年12月8日(2000.12.8)

(51) Int. Cl. 7	識別記号		FΙ					テーマコート・	(参考
H01L 29/786			H01L	29/78		612	В		
G02F 1/1368			G09F	9/30		338			
G09F 9/30	338		H01L	21/20					
H01L 21/20				21/32	2		R		
21/322				27/08		331	E		
		審査請求	未請求	請求	項の数21	OL	(全31頁)	最終頁	に続く
(21)出願番号	特願2000-72631(P2000-	-72631)	(71) 出	頒人	00015387				
(00) III ====	77-A-10-F-0 F1-F-F (0000 0	15)					エネルギー		
(22)出願日	平成12年3月15日(2000.3	. 15)	(72) 务	明者	神泉川県 山崎 舜		長谷398番4	E	
(31)優先権主張番号	特願平11-76967		(12/)	.,,,,			長谷398番均	也 株式会	社半
(32)優先日	平成11年3月19日(1999.3	. 19)			導体エネ	ルギー	研究所内		
(33)優先権主張国	日本(JP)								

# (54) 【発明の名称】電気光学装置及びその作製方法

## (57)【要約】

【課題】 動作性能および信頼性の高い電気光学装置およびその作製方法を提供する。



### 【特許請求の範囲】

【請求項1】同一基板上に画素部及び駆動回路を含む電 気光学装置において、

前記駆動回路を形成するnチャネル型TFTのLDD領 域は、一部または全部が該nチャネル型TFTのゲート 配線とゲート絶縁膜を挟んで重なるように形成され、

前記画素部を形成する画素TFTのLDD領域は、該画 素TFTのゲート配線とゲート絶縁膜を挟んで重ならな いように形成され、

前記画素TFTのチャネル形成領域及びLDD領域の間 10 にはオフセット領域が形成されていることを特徴とする 電気光学装置。

【請求項2】同一基板上に画素部及び駆動回路を含む電 気光学装置において、

前記駆動回路を形成するnチャネル型TFTのLDD領 域は、一部または全部が該nチャネル型TFTのゲート 配線とゲート絶縁膜を挟んで重なるように形成され、

前記画素部を形成する画素TFTのLDD領域は、該画 素TFTのゲート配線とゲート絶縁膜を挟んで重ならな いように形成され、

前記画素部の保持容量は有機樹脂膜の上に設けられた遮 蔽膜、該遮蔽膜の酸化物および画素電極で形成されてお ŋ,

前記画素TFTのチャネル形成領域及びLDD領域の間 にはオフセット領域が形成されていることを特徴とする 電気光学装置。

【請求項3】請求項1または請求項2において、前記駆 動回路を形成するnチャネル型TFTのLDD領域に は、前記画素TFTのLDD領域よりも高い濃度でn型 不純物元素が含まれることを特徴とする電気光学装置。

【請求項4】請求項1または請求項2において、前記駆 動回路を形成するnチャネル型TFTのLDD領域に は、前記画素TFTのLDD領域に比べて2~10倍の 濃度でn型不純物元素が含まれることを特徴とする電気 光学装置。

【請求項5】請求項1または請求項2において、前記駆 動回路を形成するnチャネル型TFTのLDD領域には 2×10''~5×10''atoms/cm3の濃度範囲でn型不 純物元素が含まれ、前記画素TFTのLDD領域には1 × 10''~5×10''atoms/cm'の濃度範囲でn型不純 物元素が含まれていることを特徴とする電気光学装置。

【請求項6】同一基板上に画素部及び駆動回路を含む電 気光学装置において、

前記駆動回路には、LDD領域の全部がゲート配線とゲ ート絶縁膜を挟んで重なるように形成された第1のnチ ャネル型TFTと、LDD領域の一部がゲート配線とゲ ート絶縁膜を挟んで重なるように形成された第2のnチ ャネル型TFTとを有し、

前記画素部を形成する画素TFTのLDD領域は、該画

いように配置され、

前記画素TFTのチャネル形成領域及びLDD領域の間 にはオフセット領域が形成されていることを特徴とする 電気光学装置。

【請求項7】同一基板上に画素部及び駆動回路を含む電 気光学装置において、

前記駆動回路には、LDD領域の全部がゲート配線とゲ ート絶縁膜を挟んで重なるように形成された第1のnチ ャネル型TFTと、LDD領域の一部がゲート配線とゲ ート絶縁膜を挟んで重なるように形成された第2のnチ ャネル型TFTとを有し、

前記画素部を形成する画素TFTのLDD領域は、該画 素TFTのゲート配線とゲート絶縁膜を挟んで重ならな いように配置され、

前記画素部の保持容量は有機樹脂膜の上に設けられた遮 蔽膜、該遮蔽膜の酸化物および画素電極で形成されてお

前記画素TFTのチャネル形成領域及びLDD領域の間 にはオフセット領域が形成されていることを特徴とする 電気光学装置。 20

【請求項8】請求項6または請求項7において、前記第 1のnチャネル型TFTのLDD領域及び/又は前記第 2のnチャネル型TFTのLDD領域には、前記画素T FTのLDD領域よりも高い濃度でn型不純物元素が含 まれることを特徴とする電気光学装置。

【請求項9】請求項6または請求項7において、前記第 1のnチャネル型TFTのLDD領域及び/又は前記第 2のnチャネル型TFTのLDD領域には、前記画素T FTのLDD領域に比べて2~10倍の濃度でn型不純 物元素が含まれることを特徴とする電気光学装置。

【請求項10】請求項6または請求項7において、前記 第1のnチャネル型TFTに形成されるLDD領域は、 該第1のnチャネル型TFTのドレイン領域とチャネル 形成領域との間に形成され、前記第2のnチャネル型T FTに形成されるLDD領域は、該第2のnチャネル型 TFTのチャネル形成領域を挟んで形成されることを特 徴とする電気光学装置。

【請求項11】請求項6又は請求項7において、前記第 1のnチャネル型TFTのLDD領域及び/又は前記第 2のnチャネル型TFTのLDD領域には2×10<sup>16</sup>~ 5×10<sup>1</sup> atoms/cm<sup>3</sup> の濃度範囲でn型不純物元素が含 まれ、前記画素TFTのLDD領域には1×10<sup>1</sup>~5 ×10<sup>18</sup> atoms/cm³ の濃度範囲でn型不純物元素が含ま れていることを特徴とする電気光学装置。

【請求項12】請求項1、請求項2、請求項6または請 求項7のいずれかーにおいて、前記オフセット領域は該 オフセット領域に接したチャネル形成領域と同一組成の 半導体膜からなることを特徴とする電気光学装置。

【請求項13】請求項1、請求項2、請求項6または請 素TFTのゲート配線とゲート絶縁膜を挟んで重ならな 50 求項7のいずれか一において、前記オフセット領域には 1×10<sup>15</sup>~1×10<sup>18</sup> atoms/cm<sup>3</sup>の濃度範囲でp型不 純物元素が含まれることを特徴とする電気光学装置。

【請求項14】請求項2または請求項7において、前記 遮蔽膜はアルミニウム膜またはアルミニウムを主成分と する膜であることを特徴とする電気光学装置。

【請求項15】請求項2または請求項7において、前記 酸化物とは酸化アルミニウム膜であることを特徴とする 電気光学装置。

【請求項16】請求項1乃至請求項15のいずれか一に おいて、前記画素部にEL素子を有することを特徴とす 10 る電気光学装置。

【請求項17】請求項1乃至請求項16のいずれか一に 記載の電気光学装置を表示部として用いたことを特徴と する電気器具。

【請求項18】同一基板上に画素部及び駆動回路を含む 電気光学装置の作製方法において、

前記駆動回路を形成するnチャネル型TFTの活性層に 2×10<sup>1</sup>~5×10<sup>1</sup> atoms/cm<sup>3</sup>の濃度範囲でn型不 純物元素を含む領域を形成する工程(A)と、

前記駆動回路を形成するnチャネル型TFTの活性層に 20 1×10<sup>10</sup>~1×10<sup>11</sup>atoms/cm<sup>1</sup>の濃度範囲でn型不 純物元素を含む領域を形成する工程(B)と、

前記駆動回路を形成するpチャネル型TFTの活性層に 3×10<sup>10</sup>~3×10<sup>21</sup> atoms/cm<sup>3</sup>の濃度範囲でp型不純物元素を含む領域を形成する工程(C)と、

前記画素部を形成する画素TFTの活性層に1×10<sup>1</sup> ~5×10<sup>1</sup> atoms/cm<sup>3</sup>の濃度範囲でn型不純物元素を含む領域を形成する工程(D)と、を有し、

前記工程(D)は、珪素を含む絶縁膜で覆われたゲート 配線をマスクにしてn型不純物元素を添加することによ 30 り行われることを特徴とする電気光学装置の作製方法。

【請求項19】同一基板上に画素部及び駆動回路を含む 電気光学装置の作製方法において、

前記駆動回路を形成するnチャネル型TFTの活性層に 2×10<sup>1</sup> ~5×10<sup>1</sup> atoms/cm³の濃度範囲でn型不 純物元素を含む領域を形成する工程(A)と、

前記駆動回路を形成するnチャネル型TFTの活性層に 1×10<sup>10</sup>~1×10<sup>11</sup> atoms/cm<sup>3</sup>の濃度範囲でn型不 純物元素を含む領域を形成する工程(B)と、

前記駆動回路を形成する p チャネル型 T F T の活性層に 40 3 × 1 0<sup>10</sup> ~ 3 × 1 0<sup>11</sup> a toms/cm³ の濃度範囲で p 型不 純物元素を含む領域を形成する工程(C)と、

前記画素部を形成する画素TFTの活性層に1×10<sup>1</sup> ~5×10<sup>1</sup> atoms/cm<sup>2</sup> の濃度範囲でn型不純物元素を含む領域を形成する工程(D)と、を有し、

前記工程(D)によってn型不純物領域(c)及び該n型不純物領域(c)に接したオフセット領域が形成されることを特徴とする電気光学装置の作製方法。

【請求項20】請求項18において、前記珪素を含む絶 縁膜の膜厚は25~100nmであることを特徴とする 50

電気光学装置の作製方法。

【請求項21】請求項19において、前記オフセット領域は、前記画素TFTの活性層に珪素を含む絶縁膜で覆われたゲート配線をマスクにしてn型不純物元素を添加することにより形成されることを特徴とする電気光学装置の作製方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は絶縁表面を有する基板上に薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。特に本発明は、画素部(画素回路)とその周辺に設けられる駆動回路(制御回路)を同一基板上に設けた液晶表示装置、EL(エレクトロルミネッセンス)表示装置に代表される電気光学装置(電気光学装置ともいう)、および電気光学装置を搭載した電気器具(電子機器ともいう)に関する。

[0002]尚、本願明細書において半導体装置とは、 半導体特性を利用することで機能する装置全般を指し、 上記電気光学装置およびその電気光学装置を搭載した電 気器具も半導体装置に含まれる。

[0003]

【従来の技術】絶縁表面を有する基板上にTFTで形成した大面積集積回路を有する半導体装置の開発が進んでいる。アクティブマトリクス型液晶表示装置、EL表示装置、および密着型イメージセンサはその代表例として知られている。特に、結晶質シリコン膜(典型的にはポリシリコン膜)を活性層にしたTFT(以下、ポリシリコンTFTと記す)は電界効果移動度が高いことから、いろいろな機能回路を形成することも可能である。

【0004】例えば、アクティブマトリクス型液晶表示装置には、機能ブロックごとに画像表示を行う画素部や、CMOS回路を基本としたシフトレジスタ、レベルシフタ、バッファ、サンプリング回路などの画素部を制御するための駆動回路(周辺駆動回路とも呼ばれる)が一枚の基板上に形成される。

【0005】このような駆動回路はそれぞれにおいて動作条件が必ずしも同一でないので、当然TFTに要求される特性も少なからず異なっている。画素部においては、スイッチ素子として機能する画素TFTと補助の保持容量を設けた構成であり、液晶に電圧を印加して駆動させるものである。ここで、液晶は交流で駆動させるものである。ここで、液晶は交流で駆動させるものである。ここで、液晶は交流で駆動させるものである。ここで、液晶は交流で駆動させるがあり、フレーム反転駆動と呼ばれる方式が多く採用されている。従って、要求されるTFTの特性はオフ電流値(TFTがオフ動作時に流れるドレイン電流値)を十分低くさせておく必要があった。また、パッファは高い駆動電圧が印加されるため、高電圧がかかっても壊れない程度にまで耐圧を高めておく必要があった。また電流駆動能力を高めるために、オン電流値(TFTがオン動作時に流れるドレイン電流値)を十分確保する必要が

あった。

【0006】しかし、ポリシリコンTFTのオフ電流値 は高くなりやすいといった問題点がある。また、ICな どで使われるMOSトランジスタと同様にポリシリコン TFTにはオン電流値の低下といった劣化現象が観測さ れる。主たる原因はホットキャリア注入であり、ドレイ ン近傍の高電界によって発生したホットキャリアが劣化 現象を引き起こすものと考えられている。

【0007】オフ電流値を低減するためのTFTの構造 として、低濃度ドレイン(LDD:Lightly Doped Dr 10 ain) 構造が知られている。この構造はチャネル形成領 域と、高濃度に不純物が添加されるソース領域またはド レイン領域との間に低濃度の不純物領域を設けたもので あり、この低濃度不純物領域はLDD領域と呼ばれてい

【0008】また、ホットキャリア注入によるオン電流 値の劣化を防ぐための構造として、いわゆるGOLD (Gate-drain Overlapped LDD) 構造が知られてい る。この構造は、LDD領域がゲート絶縁膜を介してゲ ート配線と重なるように配置されているため、ドレイン 20 近傍のホットキャリア注入を防ぎ、信頼性を向上させる のに有効である。例えば、「Mutsuko Hatano, Hajime Akimoto and Takeshi Sakai, IEDM97 TECHNICAL DI GEST, p523-526, 1997」では、シリコンで形成したサイド ウォールによるGOLD構造を開示しているが、他の構 造のTFTと比べ、きわめて優れた信頼性が得られるこ とが確認されている。

【0009】また、アクティブマトリクス型液晶表示装 置の画素部には、数十から数百万個の各画素にTFTが 配置され、そのTFTのそれぞれには画素電極が設けら 30 れている。液晶を挟んだ対向基板側には対向電極が設け られており、液晶を誘電体とした一種のコンデンサを形 成している。そして、各画素に印加する電圧をTFTの スイッチング機能により制御して、このコンデンサへの 電荷を制御することで液晶を駆動し、透過光量を制御し て画像を表示する仕組みになっている。

【0010】ところが、このコンデンサはオフ電流値等 に起因するリーク電流により次第にその蓄積容量が減少 するため、透過光量が変化して画像表示のコントラスト を低下させる原因となっていた。そこで、従来では容量 40 配線を設けて、液晶を誘電体とするコンデンサとは別の コンデンサ(保持容量)を並列に設け、液晶を誘電体と するコンデンサが損失する容量を補っていた。

## [0011]

【発明が解決しようとする課題】しかしながら、画素部 のTFT(以下、画素TFTという)と、シフトレジス タやバッファなどの駆動回路のTFT(以下、駆動TF Tという)とでは、その要求される特性は必ずしも同じ ではない。例えば、画素TFTにおいては、ゲート配線 ナス)電圧が印加されるが、駆動回路のTFTは基本的 に逆パイアス電圧が印加されて動作されることはない。 また、前者の動作速度は後者ほど高いものが要求されな

【0012】また、GOLD構造は確かにオン電流値の 劣化を防ぐ効果は高いが、反面、通常のLDD構造に比 べてオフ電流値が大きくなってしまう問題があった。従 って、特に画素TFTにとっては好ましい構造とは言え なかった。逆に通常のLDD構造はオフ電流値を抑える 効果は高いが、ホットキャリア注入には弱いことが知ら れていた。

【0013】このように、アクティブマトリクス型液晶 表示装置のような複数の電気回路を有する電気光学装置 において、全てのTFTを同じ構造で形成することは必 ずしも好ましくなかった。

【0014】さらに、従来例に示したように画素部に容 量配線を用いた保持容量を形成して十分な容量を確保し ようとすると、開口率(一画素の面積に対して画像表示 が可能な面積の割合)を犠牲にしなければならなかっ た。特に、プロジェクター型表示装置に用いられるよう な小型の高精細パネルでは、一個当たりの画素面積も小 さいため、容量配線による開口率の低下は問題となって いた。

【0015】本発明はこのような課題を解決するための 技術であり、電気光学装置の駆動回路や画素部に配置さ れるTFTの構造を、その機能に応じて適切なものとす ることにより、電気光学装置の動作性能および信頼性を 向上させることを目的とする。また、そのような電気光 学装置を実現するための作製方法を提供することを課題 とする。

【0016】また、他の目的として画素部を有する電気 光学装置において、画素に設けられる保持容量の面積を 縮小化し、開口率を向上させるための構造を提供するこ とを目的とする。また、そのような画素部の作製方法を 提供する。

#### [0017]

【課題を解決するための手段】上記問題点を解決するた めに本発明の構成は、同一基板上に画素部及び駆動回路 を含む電気光学装置において、前記駆動回路を形成する nチャネル型TFTのLDD領域は、一部または全部が 該nチャネル型TFTのゲート配線とゲート絶縁膜を挟 んで重なるように形成され、前記画素部を形成する画素 TFTのLDD領域は、該画素TFTのゲート配線とゲ ート絶縁膜を挟んで重ならないように形成され、前記画 素TFTのチャネル形成領域及びLDD領域の間にはオ フセット領域が形成されていることを特徴とする。

【0018】上記構成において、前記駆動回路を形成す るnチャネル型TFTのLDD領域には、前記画素TF TのLDD領域よりも高い濃度でn型不純物元素が含ま に大きな逆バイアス (n チャネル型TFTであればマイ 50 れることが好ましい。具体的には、前記画素TFTのL DD領域よりも $2\sim10$ 倍の濃度が好ましい。さらに具体的には、前記駆動回路を形成するn チャネル型T FT のL DD領域には $2\times10'$   $^{4}\sim5\times10'$   $^{3}$  atoms/cm $^{3}$  の 濃度範囲でn型不純物元素が含まれ、前記画素T FT のL DD領域には $1\times10'$   $^{4}\sim5\times10'$   $^{3}$  atoms/cm $^{3}$  の濃度範囲でn型不純物元素が含まれる。

【0019】また、他の発明の構成は、同一基板上に画素部及び駆動回路を含む電気光学装置において、前記駆動回路には、LDD領域の全部がゲート配線とゲート絶縁膜を挟んで重なるように形成された第1のnチャネル 10型TFTと、LDD領域の一部がゲート配線とゲート絶縁膜を挟んで重なるように形成された第2のnチャネル型TFTとを有し、前記画素部を形成する画素TFTのLDD領域は、該画素TFTのゲート配線とゲート絶縁膜を挟んで重ならないように配置され、前記画素TFTのチャネル形成領域及びLDD領域の間にはオフセット領域が形成されていることを特徴とする。

【0020】上記構成において、前記第10nチャネル型TFTのLDD領域及び/又は前記第20nチャネル型TFTのLDD領域には、前記画素TFTのLDD領域には、前記画素TFTのLDD領域よりも高い濃度(具体的には $2\sim10$ 倍)でn型不純物元素が含まれる。

【0021】また、前記第1のnチャネル型TFTに形成されるLDD領域は、該第1のnチャネル型TFTのドレイン領域とチャネル形成領域との間に形成され、前記第2のnチャネル型TFTに形成されるLDD領域は、該第2のnチャネル型TFTのチャネル形成領域を挟んで形成されることが好ましい。

【0022】また、本願発明の構成を実現するための作 製工程に関する構成は、同一基板上に画素部及び駆動回 30 路を含む電気光学装置の作製方法において、前記駆動回 路を形成するnチャネル型TFTの活性層に $2 \times 1$  0 い ~5×10<sup>1</sup> atoms/cm³ の濃度範囲でn型不純物元素を 含む領域を形成する工程(A)と、前記駆動回路を形成 するnチャネル型TFTの活性層に1×10<sup>10</sup>~1×1 0<sup>11</sup> atoms/cm<sup>3</sup> の濃度範囲でn型不純物元素を含む領域 を形成する工程(B)と、前記駆動回路を形成するpチ ャネル型TFTの活性層に3×10<sup>10</sup>~3×10<sup>11</sup>atom s/cm<sup>3</sup>の濃度範囲でp型不純物元素を含む領域を形成す る工程(C)と、前記画素部を形成する画素TFTの活 40 性層に1×10''~5×10'8atoms/cm'の濃度範囲で n型不純物元素を含む領域を形成する工程(D)と、を 有し、前記工程(D)は、珪素を含む絶縁膜で覆われた ゲート配線をマスクにしてn型不純物元素を添加するこ とにより行われることを特徴とする。

【0023】なお、この構成において、(A)~(D)の各工程の順序は適宜変更しても構わない。どのような順序としても、最終的に形成されるTFTの基本的な機能は変化せず、本発明の効果を損なうものではない。

[0024]

【発明の実施の形態】本発明の実施の形態について、以下に示す実施例でもって詳細な説明を行うこととする。 【0025】[実施例1]本発明の実施例について図1~ 図4を用いて説明する。ここでは、同一基板上に画素部とその画素部を制御するための駆動回路とを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路では、シフトレジスタ、パッファ等の基本回路であるCMOS回路と、サンプリング回路を形成するnチャネル型TFTとを図示することとする。

【0026】図1(A)において、基板101には、石 英基板やシリコン基板を使用することが望ましい。本実 施例では石英基板を用いる。その他にも金属基板または ステンレス基板の表面に絶縁膜を形成したものを基板と しても良い。本実施例の場合、800℃以上の温度に耐 えうる耐熱性を要求されるので、それを満たす基板であ ればどのような基板を用いても構わない。

【0027】そして、基板101のTFTが形成される表面には、 $20\sim100$ nm(好ましくは $40\sim80$ nm)の厚さの非晶質構造を含む半導体膜102を減圧熱 CVD方、プラズマCVD法またはスパッタ法で形成する。なお、本実施例では60nm厚の非晶質シリコン膜を形成するが、後に熱酸化工程があるのでこの膜厚が最終的なTFTの活性層の膜厚になるわけではない)

【0028】また、非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。さらに、基板上に下地膜と非晶質シリコン膜とを大気解放しないで連続的に形成することも有効である。そうすることにより基板表面の汚染が非晶質シリコン膜に影響を与えないようにすることが可能となり、作製されるTFTの特性パラツキを低減させることができる。

【0029】次に、非晶質シリコン膜102上に珪素 (シリコン)を含む絶縁膜でなるマスク膜103を形成し、パターニングによって開口部104a、104bを形成する。この開口部は、次の結晶化工程の際に結晶化を 助長(促進)する触媒元素を添加するための添加領域となる。(図1(A))

【0030】なお、珪素を含む絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を用いることができる。窒化酸化シリコン膜は、珪素、窒素及び酸素を所定の量で含む絶縁膜であり、SiOxNyで表される絶縁膜である。窒化酸化シリコン膜はSiH4、N2O及びNH3を原料ガスとして作製することが可能であり、含有する窒素濃度が25atomic%以上50atomic%未満とすると良い。

【0031】また、このマスク膜103のパターニング を行うと同時に、後のパターニング工程の基準となるマーカーパターンを形成しておく。マスク膜103をエッ 50 チングする際に非晶質シリコン膜102も僅かにエッチ

ングされるが、この段差が後にマスク合わせの時にマーカーパターンとして用いることができるのである。

【0032】次に、特開平10-247735号公報 (米国出願番号09/034,041に対応)に記載された技術に従って、結晶構造を含む半導体膜を形成する。同公報記載の技術は、非晶質構造を含む半導体膜の結晶化に際して、結晶化を助長する触媒元素(ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素)を用いる結晶化手段である。

【0033】具体的には、非晶質構造を含む半導体膜の表面に触媒元素を保持させた状態で加熱処理を行い、非晶質構造を含む半導体膜を、結晶構造を含む半導体膜に変化させるものである。なお、結晶化手段としては、特開平7-130652号公報の実施例1に記載された技術を用いても良い。また、結晶質構造を含む半導体膜には、いわゆる単結晶半導体膜も多結晶半導体膜も含まれるが、同公報で形成される結晶構造を含む半導体膜は結晶粒界を有している。

【0034】なお、同公報では触媒元素を含む層をマス 20 ク膜上に形成する際にスピンコート法を用いているが、 触媒元素を含む薄膜をスパッタ法や蒸着法といった気相 法を用いて成膜する手段をとっても良い。

【0035】また、非晶質シリコン膜は含有水素量にもよるが、好ましくは400~550℃で1時間程度の加熱処理を行い、水素を十分に脱離させてから結晶化させることが望ましい。その場合、含有水素量を5atom%以下とすることが好ましい。

【0036】結晶化工程は、まず400~500℃で1時間程度の熱処理工程を行い、水素を膜中から脱離させ 30た後、500~650℃(好ましくは550~600℃)で6~16時間(好ましくは8~14時間)の熱処理を行う。

【0037】本実施例では、触媒元素としてニッケルを用い、570℃で14時間の熱処理を行う。その結果、開口部104a、104bを起点として概略基板と平行な方向(矢印で示した方向)に結晶化が進行し、巨視的な結晶成長方向が揃った結晶構造を含む半導体膜(本実施例では結晶質シリコン膜)105a~105dが形成される。(図1(B))

【0038】次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。本実施例では、先ほど形成したマスク膜103をそのままマスクとして周期表の15族に属する元素(本実施例ではリン)を添加する工程を行い、開口部104a、104bで露出した結晶質シリコン膜に $1\times10^{12}\sim1\times10^{12}$  atoms/cm³の濃度でリンを含むリン添加領域(以下、ゲッタリング領域という)106a、106bを形成する。(図1(C))

【0039】次に、窒素雰囲気中で450~650℃

(好ましくは $500\sim550$ °C)、 $4\sim24$ 時間(好ましくは $6\sim12$ 時間)の熱処理工程を行う。この熱処理工程により結晶質シリコン膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域106a、106bに捕獲される。即ち、結晶質シリコン膜中からニッケルが除去されるため、ゲッタリング後の結晶質シリコン膜 $107a\sim107$ dに含まれるニッケル濃度は、 $1\times10''$ atms/cm 以下、好ましくは $1\times10''$ atms/cm にまで低減することができる。

10

【0040】次に、マスク膜103を除去し、結晶質シリコン膜107a~107d上に後の不純物添加時のために保護膜108を形成する。保護膜108は100~200nm(好ましくは130~170nm)の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いると良い。この保護膜108は不純物添加時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。

【0041】そして、その上にレジストマスク109を形成し、保護膜108を介してp型を付与する不純物元素(以下、p型不純物元素という)を添加する。p型不純物元素としては、代表的には周期表の13族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程(チャネルドープ工程という)はTFTのしきい値電圧を制御するための工程である。なお、ここではジボラン( $B_1H_6$ )を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い

【0042】この工程により $1\times10^{15}\sim1\times10^{15}$  at oms/cm³ (代表的には $5\times10^{15}\sim5\times10^{17}$  atoms/cm³) の濃度で p型不純物元素(本実施例ではボロン)を含む不純物領域 110a、 110b を形成する。なお、本明細書中では上記濃度範囲で p型不純物元素を含む不純物領域(但し、リンは含まれていない領域)を p型不純物領域(b)と定義する。(図1(D))

【0043】次に、レジストマスク109を除去し、結晶質シリコン膜をパターニングして島状の半導体層(以下、活性層という)111~114を形成する。なお、活性層111~114は、ニッケルを選択的に添加して結晶化することによって、非常に結晶性の良い結晶質シリコン膜で形成されている。具体的には、棒状または柱状の結晶が、特定の方向性を持って並んだ結晶構造を有している。また、結晶化後、ニッケルをリンのゲッタリング作用により除去又は低減しており、活性層111~14中に残存する触媒元素の濃度は、1×10<sup>17</sup> atms/cm³ 以下、好ましくは1×10<sup>16</sup> atms/cm³ である。(図1(E))

【0044】また、pチャネル型TFTの活性層111 は意図的に添加された不純物元素を含まない領域であ 50 り、nチャネル型TFTの活性層112~114はp型 不純物領域(b)となっている。本明細書中では、この 状態の活性層111~114は全て真性または実質的に 真性であると定義する。即ち、TFTの動作に支障をき たさない程度に不純物元素が意図的に添加されている領 域が実質的に真性な領域と考えて良い。

【0045】次に、プラズマCVD法またはスパッタ法により $10\sim100$  nm厚の珪素を含む絶縁膜を形成する。本実施例では、30 nm厚の窒化酸化シリコン膜を形成する。この珪素を含む絶縁膜は、他の珪素を含む絶縁膜を単層または積層で用いても構わない。

【0046】次に、800~1150℃(好ましくは900~1000℃)の温度で15分~8時間(好ましくは30分~2時間)の熱処理工程を、酸化性雰囲気下で行う(熱酸化工程)。本実施例では酸素雰囲気中に3体積%の塩化水素を添加した雰囲気中で950℃80分の熱処理工程を行う。なお、図1(D)の工程で添加されたボロンはこの熱酸化工程の間に活性化される。(図2(A))

【0047】なお、酸化性雰囲気としては、ドライ酸素雰囲気でもウェット酸素雰囲気でも良いが、半導体層中 20の結晶欠陥の低減にはドライ酸素雰囲気が適している。また、本実施例では酸素雰囲気中にハロゲン元素を含ませた雰囲気としたが、100%酸素雰囲気で行っても構わない。

【0048】この熱酸化工程の間、珪素を含む絶縁膜とその下の活性層 $111\sim114$ との界面においても酸化反応が進行する。本願発明ではそれを考慮して最終的に形成されるゲート絶縁膜115の膜厚が $50\sim200$ nm(好ましくは $100\sim150$ nm)となるように調節する。本実施例の熱酸化工程では、60nm厚の活性層の 30 うち25nmが酸化されて活性層 $111\sim114$ の膜厚は45nmとなる。また、30nm厚の珪素を含む絶縁膜に対して50nm厚の熱酸化膜が加わるので、最終的なゲート絶縁膜115の膜厚は110nmとなる。

【0049】次に、新たにレジストマスク $116\sim11$ 9を形成する。そして、n型を付与する不純物元素(以下、n型不純物元素という)を添加してn型を呈する不純物領域 $120\sim122$ を形成する。なお、n型不純物元素としては、代表的には周期表の15族に属する元素、典型的にはリンまたは砒素を用いることができる。(図2(B))

【0050】この不純物領域120~122は、後にCMOS回路およびサンプリング回路のnチャネル型TFTにおいて、LDD領域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはn型不純物元素が $2\times10''\sim5\times10''$ atoms/cm³(代表的には $5\times10''\sim5\times10''$ atoms/cm³)の濃度で含まれている。本明細書中では上記濃度範囲でn型不純物元素を含む不純物領域をn型不純物領域(b)と定義する。

【0051】なお、ここではフォスフィン( $PH_1$ )を質量分離しないでプラズマ励起したイオンドープ法でリンを $1\times10^{11}$  atoms/ $cm^1$  の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート膜115を介して結晶質シリコン膜にリンを添加する。

12

【0052】次に、600~1000℃(好ましくは700~800℃)の不活性雰囲気中で熱処理を行い、図2(B)の工程で添加されたリンを活性化する。本実施10 例では800℃1時間の熱処理を窒素雰囲気中で行う。(図2(C))

【0053】この時、同時にリンの添加時に損傷した活性層及び活性層とゲート絶縁膜との界面を修復することが可能である。この活性化工程は電熱炉を用いたファーネスアニールが好ましいが、ランプアニールやレーザーアニールといった光アニールを併用しても良い。

【0054】この工程によりn型不純物領域(b)120~122の境界部、即ち、n型不純物領域(b)の周囲に存在する真性又は実質的に真性な領域(勿論、p型不純物領域(b)も含む)との接合部が明確になる。このことは、後にTFTが完成した時点において、LDD領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。

【0055】次に、ゲート配線となる導電膜を形成する。なお、ゲート配線は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。本実施例では、第1導電膜123と第2導電膜124とでなる積層膜を形成する。(図2(D))【0056】ここで第1導電膜123、第2導電膜124としては、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、クロム(Cr)、シリコン(Si)から選ばれた元素、または前記元素を主成分とする導電膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または前記元素を組み合わせた合金膜(代表的にはMo-W合金膜、Mo-Ta合金膜、タングステンシリサイド膜等)を用いることができる。

【0057】なお、第1導電膜123は10~50nm (好ましくは20~30nm)とし、第2導電膜124 40 は200~400nm (好ましくは250~350nm)とすれば良い。本実施例では、第1導電膜123として、50nm厚の窒化タングステン (WN)膜を、第2導電膜124として、350nm厚のタングステン膜を用いる。なお、図示しないが、第1導電膜123の上もしくは下にシリコン膜を2~20nm程度の厚さで形成しておくことは有効である。これによりその上に形成される導電膜の密着性の向上と、酸化防止を図ることができる

【0058】また、第1導電膜123として窒化タンタ 50 ル膜、第2導電膜としてタンタル膜を用いることも有効

14

である。

【0059】次に、第1導電膜123と第2導電膜124とを一括でエッチングして400nm厚のゲート配線125~128を形成する。この時、駆動回路のnチャネル型TFTのゲート配線126、127はn型不純物領域(b)120~122の一部とゲート絶縁膜115を挟んで重なるように形成する。この重なった部分が後にLov領域となる。なお、ゲート配線128a、128bは断面では二つに見えるが実際は連続的に繋がった一つのパターンから形成されている。(図2(E))

【0060】次に、レジストマスク129を形成し、p型不純物元素(本実施例ではボロン)を添加して高濃度にボロンを含む不純物領域130、131を形成する。本実施例ではジボラン( $B_1H_4$ )を用いたイオンドープ法(勿論、イオンインプランテーション法でも良い)により $3\times10^{20}\sim3\times10^{21}$  atoms/cm³(代表的には $5\times10^{20}\sim1\times10^{21}$  atoms/cm³)濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でp型不純物元素を含む不純物領域をp型不純物領域(a)と定義する。(図3(A))

【0061】次に、レジストマスク129を除去し、ゲート配線及びpチャネル型TFTとなる領域を覆う形でレジストマスク132~134を形成する。そして、n型不純物元素(本実施例ではリン)を添加して高濃度にリンを含む不純物領域135~141を形成する。ここでも、フォスフィン( $PH_1$ )を用いたイオンドープ法(勿論、イオンインプランテーション法でも良い)で行い、この領域のリンの濃度は $1\times10^{20}\sim1\times10^{21}$  at oms/cm²(代表的には $2\times10^{20}\sim5\times10^{21}$  at oms/c m²)とする。(図3(B))

【0062】なお、本明細書中では上記濃度範囲でn型不純物元素を含む不純物領域をn型不純物領域(a)と定義する。また、不純物領域 $135\sim141$ が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前工程で添加されたリンまたはボロンの影響は考えなくて良い。従って、本明細書中では不純物領域 $135\sim141$ はn型不純物領域(a)と言い換えても構わない。

【0063】次に、レジストマスク132~134を除 40 去し、珪素を含む絶縁膜でなるキャップ膜142を形成する。膜厚は25~100nm(好ましくは30~50 nm)とすれば良い。本実施例では25nm厚の窒化珪素膜を用いることとする。キャップ膜142は後の活性化工程でゲート配線の酸化を防ぐ保護膜としても機能するが、厚く形成しすぎると応力が強くなって膜はがれ等の不具合が発生するので好ましくは100nm以下とすることが好ましい。

【0064】次に、ゲート配線125~128をマスクとして自己整合的にn型不純物元素(本実施例ではリ

ン)を添加する。こうして形成された不純物領域 143 ~ 146 には前記 n 型不純物領域(b)の 1/2 ~ 1/2 10 (代表的には 1/3 ~ 1/4) の濃度(但し、前述のチャネルドープ工程で添加されたボロン濃度よりも 1/2 ~ 1/2 ~ 1/2 0 倍高い濃度、代表的には  $1\times10^{15}$  ~ 1/2 1/2 ~ 1/2 1/2 ~ 1/2 1/2 ~ 1/2 1/2 ~ 1/2 1/2 ~ 1/2 ~ 1/2 1/2 ~ 1/

【0065】この工程では105nmの膜厚の絶縁膜(キャップ膜142とゲート絶縁膜115との積層膜)を通してリンを添加することになるが、ゲート配線134a、134bの側壁に形成されたキャップ膜もマスクとして機能する。即ち、キャップ膜142の膜厚に相当する長さのオフセット領域が形成されることになる。なお、オフセット領域とは、チャネル形成領域に接して形成され、チャネル形成領域と同一組成の半導体膜でなるが、ゲート電圧が印加されないため反転層(チャネル領域)を形成しない高抵抗な領域を指す。オフ電流値を下げるためにはLDD領域とゲート配線の重なりを極力抑えることが重要であり、そういう意味でオフセット領域を設けることは有効と言える。

【0066】なお、本実施例のように、チャネル形成領域にも $1\times10^{15}\sim1\times10^{18}$ atoms/cm $^{3}$ の濃度でp型不純物元素を含んでいる場合、当然オフセット領域にも同濃度でp型不純物元素が含まれる。

【0067】このオフセット領域の長さは、実際にゲート配線の側壁に形成されるキャップ膜の膜厚や不純物元素を添加する際の回り込み現象(マスクの下に潜り込むように不純物が添加される現象)によって決まるが、LDD領域とゲート配線との重なりを抑えるという観点からすれば、本願発明のようにn型不純物領域(c)を形成する際に、前もってキャップ膜を形成しておくことは非常に有効である。

【0068】なお、この工程ではゲート配線で隠された部分を除いて全ての不純物領域にも $1\times10^{16}\sim5\times10^{18}$  atoms/cm³の濃度でリンが添加されているが、非常に低濃度であるため各不純物領域の機能には影響を与えない。また、n型不純物領域(b) $143\sim146$ には既にチャネルドープ工程で $1\times10^{16}\sim1\times10^{18}$  atoms/cm³の濃度のボロンが添加されているが、この工程ではp型不純物領域(b)に含まれるボロンの $5\sim10$ 倍の濃度でリンが添加されるので、この場合もボロンはn型不純物領域(b)の機能には影響を与えないと考えて良い。

【0069】但し、厳密にはn型不純物領域(b) 147、148のうちゲート配線に重なった部分のリン濃度が $2 \times 10^{16} \sim 5 \times 10^{19}$  atoms/cm³のままであるのにがし、ゲート配線に重ならない部分はそれに $1 \times 10^{16}$ 

16

~5×10<sup>11</sup> atoms/cm<sup>2</sup> の濃度のリンが加わっており、 若干高い濃度でリンを含むことになる。

【0070】次に、第1層間絶縁膜149を形成する。第1層間絶縁膜149としては、珪素を含む絶縁膜、具体的には窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は $100\sim400$ nmとすれば良い。本実施例では、プラズマCVD法でSiH、N、O、NH、を原料ガスとし、200nm厚の窒化酸化シリコン膜(但し窒素濃度が $25\sim50$ atomic%)を用いる。

【0071】その後、それぞれの濃度で添加されたn型またはp型不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。ファーネスアニール法で行う場合は、不活性雰囲気中において500~800℃、好ましくは550~600℃で行えば良い。本実施例では600℃、4時間の熱処理を行い、不純物元素を活性化する。(図3(D))

【0072】なお、本実施例では窒化シリコン膜142と窒化酸化シリコン膜149とを積層した状態でゲート配線を覆い、その状態で活性化工程を行っている。本実施例ではタングステンを配線材料として用いているが、タングステン膜は非常に酸化に弱いことが知られている。即ち、保護膜で覆って酸化してもピンホールが保護膜に存在すればただちに酸化されてしまう。ところが、本実施例では酸化防止膜としては非常に有効な窒化シリコン膜を用い、且つ、窒化シリコン膜に対して窒化酸化シリコン膜を積層しているため、窒化シリコン膜のピン 30ホールの問題を気にせずに高い温度で活性化工程を行うことが可能である。

【0073】次に、活性化工程の後、3~100%の水素を含む雰囲気中で、300~450℃で1~4時間の熱処理を行い、活性層の水素化を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

【0074】活性化工程を終えたら、第1層間絶縁膜 14049の上に500nm $\sim$ 1.  $5\mu$ m厚の第2層間絶縁膜 150を形成する。本実施例では第2層間絶縁膜 150として800nm厚の酸化シリコン膜をプラズマCVD法により形成する。こうして第1層間絶縁膜(窒化酸化シリコン膜) 149と第2層間絶縁膜(酸化シリコン膜) 150との積層膜でなる $1\mu$ m厚の層間絶縁膜を形成する。

【0075】なお、後の工程で耐熱性が許せば、第2層間絶縁膜150として、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテ

ン) 等の有機樹脂膜を用いることも可能である。

【0076】その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース配線151~154と、ドレイン配線155~157を形成する。なお、CMOS回路を形成するためにドレイン配線155はpチャネル型TFTとnチャネル型TFTとの間で共通化されている。また、図示していないが、本実施例ではこの配線を、Ti膜を200nm、Tiを含むアルミニウム膜500nm、Ti膜100nmをスパッタ法で連続して形成した3層構造の積層膜とする。なお、ソース配線もしくはドレイン配線として銅配線と窒化チタン配線とを積層しても良い。(図4(A))

【0077】次に、パッシベーション膜158として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で50~500nm(代表的には200~300nm)の厚さで形成する。この時、本実施例では膜の形成に先立って $H_1$ 、 $NH_1$ 等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行う。この前処理により励起された水素が第1、第2層間絶縁膜中に供給される。この状態で熱処理を行うことで、パッシベーション膜158の膜質を改善するとともに、第1、第2層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。

【0078】また、パッシベーション膜158を形成した後に、さらに水素化工程を行っても良い。例えば、3~100%の水素を含む雰囲気中で、300~450℃で1~12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。なお、水素化工程後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜158に開口部(図示せず)を形成しておいても良い。

【0079】その後、有機樹脂からなる第3層間絶縁膜159を約1μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成する。

【0080】次に、画素部となる領域において、第3層間絶縁膜159上に遮蔽膜160を形成する。なお、本明細書中では光と電磁波を遮るという意味で遮蔽膜という文言を用いる。遮蔽膜160はアルミニウム(Al)、チタン(Ti)、タンタル(Ta)から選ばれた50元素でなる膜またはいずれかの元素を主成分とする膜で

100~300 n mの厚さに形成する。本実施例では1w t%のチタンを含有させたアルミニウム膜を125 n mの厚さに形成する。

17

【0081】なお、第3層間絶縁膜159上に酸化シリコン膜等の絶縁膜を $5\sim50$ nm形成しておくと、この上に形成する遮蔽膜の密着性を高めることができる。また、有機樹脂で形成した第3層間絶縁膜159の表面にCF、ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮蔽膜の密着性を向上させることができる。

【0082】また、このチタンを含有させたアルミニウム膜を用いて、遮蔽膜だけでなく他の接続配線を形成することも可能である。例えば、駆動回路内で回路間をつなぐ接続配線を形成できる。但し、その場合は遮蔽膜または接続配線を形成する材料を成膜する前に、予め第3層間絶縁膜にコンタクトホールを形成しておく必要がある。

【0083】次に、遮蔽膜160の表面に陽極酸化法またはプラズマ酸化法(本実施例では陽極酸化法)により20~100nm(好ましくは30~50nm)の厚さ20の酸化物161を形成する。本実施例では遮蔽膜160としてアルミニウムを主成分とする膜を用いたため、陽極酸化物161として酸化アルミニウム膜(アルミナ膜)が形成される。

【0084】この陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製する。これは15%の酒石酸アンモニウム水溶液とエチレングリコールとを2:8で混合した溶液であり、これにアンモニア水を加え、pHが7±0.5となるように調節する。そして、この溶液中に陰極となる白30金電極を設け、遮蔽膜160が形成されている基板を溶液に浸し、遮蔽膜160を陽極として、一定(数mA~数十mA)の直流電流を流す。

【0085】溶液中の陰極と陽極との間の電圧は陽極酸化物の成長に従い時間と共に変化するが、定電流のまま $100\,V/m\,i\,n$ の昇圧レートで電圧を上昇させて、到達電圧 $45\,V$ に達したところで陽極酸化処理を終了させる。このようにして遮蔽膜 $160\,o$ 表面には厚さ約 $50\,n$ mの陽極酸化物 $161\,e$ 形成することができる。また、その結果、遮蔽膜 $160\,o$ 膜厚は $90\,n$ mとなる。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化しうるものである。

【0086】また、ここでは陽極酸化法を用いて遮蔽膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマCVD法、熱CVD法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は $20\sim100$ mm(好ましくは $30\sim50$ mm)とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化をリコン膜、DLC(Diamond like carbon)

膜、酸化タンタル膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。【0087】次に、第3層間絶縁膜159、パッシベーション膜158にドレイン配線157に達するコンタクトホールを形成し、画素電極162を形成する。なお、画素電極163は隣接する別の画素の画素電極である。画素電極162、163は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウムと酸化スズとの化合物(ITOと呼ばれる)膜を110nmの厚さにスパッタ法で形成する。

【0088】また、この時、画素電極162と遮蔽膜160とが陽極酸化物161を介して重なり、保持容量(キャパ・シウンス・ストレージ)164を形成する。なお、この場合、遮蔽膜160をフローティング状態(電気的に孤立した状態)か固定電位、好ましくはコモン電位(データとして送られる画像信号の中間電位)に設定しておくことが望ましい。

【0089】こうして同一基板上に、駆動回路と画素部とを有したアクティブマトリクス基板が完成した。なお、図4(B)においては、駆動回路にはpチャネル型TFT301、nチャネル型TFT302、303が形成され、画素部にはnチャネル型TFTでなる画素TFT304が形成される。

【0090】駆動回路のpチャネル型TFT301には、チャネル形成領域201、ソース領域202、ドレイン領域203がそれぞれp型不純物領域(a)で形成される。但し、厳密にはソース202領域及びドレイン領域203に $1\times10^{15}\sim5\times10^{15}$  atoms/cm³ の濃度でリンを含んでいる。

【0091】また、n チャネル型TFT302には、チャネル形成領域204、ソース領域205、ドレイン領域206、そしてチャネル形成領域とドレイン領域206、そしてチャネル形成領域とドレイン領域との間に、ゲート絶縁膜を挟んでゲート配線と重なったLDD領域(本明細書中ではこのような領域をLov領域という。なお、ovはoverlapの意味で付した。)207が形成される。この時、Lov領域207は2×10"~5×10"atoms/cm"の濃度でリンを含み、且つ、ゲート配線と全部重なるように形成される。

【0092】また、図4(B)ではできるだけ抵抗成分を減らすためにチャネル形成領域204の片側のみ(ドレイン領域側のみ)にLov領域を配置しているが、チャネル形成領域204を挟んで両側に配置しても良い。

【0093】また、nチャネル型TFT303には、チャネル形成領域208、ソース領域209、ドレイン領域210、そしてチャネル形成領域を挟むようにしてLDD領域211、212が形成される。即ち、ソース領域とチャネル形成領域との間及びドレイン領域とチャネル形成領域との間にLDD領域が形成される。

【0094】なお、この構造ではLDD領域211、2 12の一部がゲート配線と重なるように配置されたため に、ゲート絶縁膜を介してゲート配線と重なった領域 (Lov領域) とゲート配線と重ならない領域(本明細書 中ではこのような領域をLoff領域という。なお、offは offsetの意味で付した。) が実現されている。

【0095】ここで図6に示す断面図は図4(B)に示 したnチャネル型TFT303を図3(C)の工程まで 作製した状態を示す拡大図である。ここに示すように、 LDD領域211はさらにLov領域211a、Loff領域 10 2 1 1 bに区別できる。また、前述のLov領域 2 1 1 aに は2×10''~5×10''atoms/cm'の濃度でリンが含 まれるが、Loff領域211bはその1~2倍(代表的に は1. 2~1. 5倍) の濃度でリンが含まれる。

【0096】また、画素TFT304には、チャネル形 成領域213、214、ソース領域215、ドレイン領 域216、Loff領域217~220、Loff領域21 8、219に接したn型不純物領域(a) 221が形成 される。この時、ソース領域215、ドレイン領域21 6はそれぞれn型不純物領域(a)で形成され、Loff 領域217~220はn型不純物領域(c)で形成され

【0097】本実施例では、画素部および駆動回路が要 求する回路仕様に応じて各回路を形成するTFTの構造 を最適化し、半導体装置の動作性能および信頼性を向上 させることができる。具体的には、nチャネル型TFT は回路仕様に応じてLDD領域の配置を異ならせ、Lov 領域またはLoff領域を使い分けることによって、同一 基板上に高速動作またはホットキャリア対策を重視した TFT構造と、低オフ電流動作を重視したTFT構造と 30 を実現できる。

【0098】例えば、アクティブマトリクス型液晶表示 装置の場合、nチャネル型TFT302は高速動作を重 視するシフトレジスタ、分周波回路、信号分割回路、レ ベルシフタ、バッファなどの駆動回路に適している。即 ち、チャネル形成領域とドレイン領域との間のみにLov 領域を形成することで、できるだけ抵抗成分を低減させ つつホットキャリア対策を重視した構造となっている。 これは上記回路群の場合、ソース領域とドレイン領域の 機能が変わらず、キャリア(電子)の移動する方向が一 40 定だからである。

【0099】但し、必要に応じてチャネル形成領域を挟 んでLov領域を形成することもできる。即ち、ソース領 域とチャネル形成領域の間、及びドレイン領域とチャネ ル形成領域との間に形成することも可能である。

【0100】また、nチャネル型TFT303はホット キャリア対策と低オフ電流動作の双方を重視するサンプ リング回路(トランスファゲートともいう)に適してい る。即ち、Lov領域を形成することでホットキャリア対 動作を実現する。また、サンプリング回路はソース領域 とドレイン領域の機能が反転してキャリアの移動方向が 180°変わるため、ゲート配線を中心に線対称となる ような構造としなければならない。なお、場合によって はLov領域のみとすることもありうる。

20

【0101】また、nチャネル型TFT304は低オフ 電流動作を重視した画素部、サンプリング回路に適して いる。即ち、オフ電流値を増加させる要因となりうるし ov領域を配置せず、Loff領域とオフセット領域を配置 することで低オフ電流動作を実現している。また、駆動 回路のLDD領域よりも低い濃度のLDD領域をLoff 領域として用いることで、多少オン電流値が低下しても 徹底的にオフ電流値を低減する対策を打っている。さら に、n型不純物領域(a)221はオフ電流値を低減す る上で非常に有効であることが確認されている。

[0102]また、チャネル長3~7 $\mu$ mに対してnチ ャネル型TFT302のLov領域207の長さ(幅)は  $0.3 \sim 3.0 \mu m$ 、代表的には $0.5 \sim 1.5 \mu m$ と すれば良い。また、nチャネル型TFT303のLov領 域211a、212aの長さ(幅)は0.3~3.0 μ m、代表的には0, 5~1. 5 μm、Loff領域211 b、212bの長さ(幅)は1.0~3.5μm、代表的 には1.5~2.0 $\mu$ mとすれば良い。また、画素TF T304に設けられるLoff領域217~220の長さ (幅) は0.5~3.5 µm、代表的には2.0~2. 5 μmとすれば良い。

【0103】さらに、pチャネル型TFT301は自己 整合(セルフアライン)的に形成され、nチャネル型T FT302~304は非自己整合(ノンセルフアライ ン)的に形成されている点も本発明の特徴の一つであ

【0104】また、本実施例では保持容量の誘電体とし て比誘電率が7~9と高いアルミナ膜を用いたことで、 必要な容量を形成するために必要な保持容量の占有面積 を少なくすることができる。さらに、本実施例のように 画素TFT上に形成される遮蔽膜を保持容量の一方の電 極とすることで、アクティブマトリクス型液晶表示装置 の画像表示部の開口率を向上させることができる。

【0105】なお、本発明は本実施例に示した保持容量 の構造に限定される必要はない。例えば、本出願人によ る特願平9-316567号出願、特願平9-2734 44号出願または特願平10-254097号出願に記 載された構造の保持容量を用いることもできる。

【0106】ここでアクティブマトリクス基板から、ア クティブマトリクス型液晶表示装置を作製する工程を説 明する。図5に示すように、図4(B)の状態の基板に 対し、配向膜501を形成する。本実施例では配向膜と してポリイミド膜を用いる。また、対向基板502に は、透明導電膜からなる対向電極503と、配向膜50 策とし、さらにLoff領域を形成することで低オフ電流 50 4とを形成する。なお、対向基板には必要に応じてカラ ーフィルターや遮蔽膜を形成しても良い。

【0107】次に、配向膜を形成した後、ラピング処理 を施して液晶分子がある一定のプレチルト角を持って配 向するように調節する。そして、画素部と、駆動回路が 形成されたアクティブマトリクス基板と対向基板とを、 公知のセル組み工程によってシール材やスペーサ(共に 図示せず) などを介して貼りあわせる。その後、両基板 の間に液晶505を注入し、封止剤(図示せず)によっ て完全に封止する。液晶には公知の液晶材料を用いれば 良い。このようにして図5に示すアクティブマトリクス 10 好ましい。 型液晶表示装置が完成する。

【0108】次に、このアクティブマトリクス型液晶表 示装置の構成を、図8の斜視図を用いて説明する。な お、図8は、図1~図4の断面構造図と対応付けるた め、共通の符号を用いている。アクティブマトリクス基 板は、石英基板101上に形成された、画素部801 と、走査(ゲート)信号駆動回路802と、画像(ソー ス) 信号駆動回路803で構成される。画素部の画素T FT304はnチャネル型TFTであり、周辺に設けら れる駆動回路はСМОS回路を基本として構成されてい 20 る。走査信号駆動回路802と、画像信号駆動回路80 3はそれぞれゲート配線128とソース配線154で画 素部801に接続されている。また、FPC804が接 続された端子805と駆動回路とが接続配線806、8 07によって電気的に接続されている。

【0109】次に、図8に示したアクティプマトリクス 型液晶表示装置の回路構成の一例を図9に示す。本実施 例のアクティブマトリクス型液晶表示装置は、画像信号 駆動回路901、走査信号駆動回路(A)907、走査 信号駆動回路(B)911、プリチャージ回路912、 画素部906を有している。なお、本明細書中におい て、駆動回路には画像信号処理回路901および走査信 号駆動回路907が含まれる。

【0110】画像信号駆動回路901は、シフトレジス タ902、レベルシフタ903、バッファ904、サン プリング回路905を備えている。また、走査信号駆動 回路(A)907は、シフトレジスタ908、レベルシ フタ909、パッファ910を備えている。走査信号駆 動回路(B)911も同様な構成である。

【0111】ここでシフトレジスタ902、908は駆 40 動電圧が3.5~16V(代表的には5V又は10V) であり、回路を形成するCMOS回路に使われるnチャ ネル型TFTは図4(B)の302で示される構造が適 している。

【0112】また、レベルシフタ903、909、バッ ファ904、910は、駆動電圧は14~16 Vと高く なるが、シフトレジスタと同様に、図4(B)のnチャ ネル型TFT302を含むCMOS回路が適している。 なお、ゲート配線をダブルゲート構造、トリプルゲート 構造といったマルチゲート構造とすることは、各回路の 50 マイクロプロセッサ回路などの信号処理回路(論理回路

信頼性を向上させる上で有効である。

【0113】また、サンプリング回路905は駆動電圧 が14~16 Vであるが、ソース領域とドレイン領域が 反転する上、オフ電流値を低減する必要があるので、図 4 (B) のnチャネル型TFT303を含むCMOS回 路が適している。なお、図4(B)ではnチャネル型T FTしか図示されていないが、実際にサンプリング回路 を形成する時はnチャネル型TFTとpチャネル型TF Tとを組み合わせて形成すると大電流を流しやすくなり

【0114】また、画素部906は駆動電圧が14~1 6 Vであり、サンプリング回路905よりもさらに低い オフ電流値が要求されるので、Lov領域を配置しない構 造とすることが望ましく、図4(B)のnチャネル型T FT304を画素TFTとして用いることが望ましい。 【0115】本願発明において最も大きな特徴は、画素 TFTのLDD領域とチャネル形成領域との間にオフセ ット領域が存在する点にある。そのことについて、図7 を用いて説明する。図7は、図3 (C) の工程までを終 えた状態の画素TFTの一部を拡大した断面図である。 【0116】本実施例の作製工程で画素TFTを作製し た場合、図7に示すように、チャネル形成領域214と n型不純物領域(c)でなるLDD領域220(または 219) との間にオフセット領域701 (または70 2) が存在する。このオフセット領域701の長さは、 ほぼキャップ膜142の膜厚(ここでいう膜厚は厳密に はゲート配線の側壁に形成されている部分の膜厚)に一

【0117】但し、リンを添加する際の回り込みによっ てオフセット領域701の長さはキャップ膜142の膜 厚よりも短くなることは言うまでもない。

【0118】本願発明では、このオフセット領域70 1、702の長さが0~200nm (好ましくは20~ 100nm、さらに好ましくは30~70nm) とす る。この長さはキャップ膜142の膜厚を調節すること で制御することができる。

【0119】このように本願発明では、画素TFTに対 してLDD領域とオフセット領域の二つの抵抗領域を設 けているため、オフ電流値を極めて低い値にすることが 可能である。即ち、ソースードレイン間の電圧が14 V、ゲート電圧が-17.5 VといったようにTFTが 完全にオフ状態にある時、5 p A 以下(好ましくは1 p A以下)といったオフ電流値を達成しうる。

【0120】なお、本実施例の構成は、図1~4に示し た工程に従ってTFTを作製することによって容易に実 現することができる。また、本実施例では画素部と駆動 回路の構成のみ示しているが、実施例1の作製工程に従 えば、その他にも信号分割回路、分周波回路、D/Aコ ンパータ回路、オペアンプ回路、γ補正回路、さらには と言っても良い)を同一基板上に形成することも可能で ある。

【0121】このように本発明は、同一基板上に画素部 及び画素部を制御するための駆動回路を含む電気光学装 置、例えば同一基板上に駆動回路及び画素部を具備した 電気光学装置を実現しうる。

【0122】また、本実施例の図2(B)までの工程を 行うと、結晶格子に連続性を持つ特異な結晶構造の結晶 質シリコン膜が形成される。このような結晶質シリコン 膜に関する詳細は、本出願人による特願平10-044 10 659号、特願平10-152316号、特願平10-152308号または特願平10-152305号の出 願を参照すれば良い。以下、本出願人が実験的に調べた 結晶構造の特徴について概略を説明する。なお、この特 徴は、本実施例によって完成されたTFTの活性層を形 成する半導体層の特徴と一致する。

【0123】上記結晶質シリコン膜は、微視的に見れば 複数の針状又は棒状の結晶(以下、棒状結晶と略記す る)が集まって並んだ結晶構造を有する。このことはT EM (透過型電子顕微鏡法) による観察で容易に確認で 20 きる。

【0124】また、電子線回折及びエックス線 (X線) 回折を利用すると結晶質シリコン膜の表面(チャネルを 形成する部分)が、結晶軸に多少のずれが含まれている ものの配向面として {110} 面を有することを確認で きる。この時、電子線回折で分析を行えば {110} 面 に対応する回折斑点がきれいに現れるのを確認すること ができる。また、各斑点は同心円上に分布を持っている ことも確認できる。

【0125】また、個々の棒状結晶が接して形成する結 30 晶粒界をHR-TEM(高分解能透過型電子顕微鏡法) により観察すると、結晶粒界において結晶格子に連続性 があることを確認できる。これは観察される格子縞が結 晶粒界において連続的に繋がっていることから容易に確 認することができる。

【0126】なお、結晶粒界における結晶格子の連続性 は、その結晶粒界が「平面状粒界」と呼ばれる粒界であ ることに起因する。本明細書における平面状粒界の定義 は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafers by MBICMeasurement; Ryuichi Shi 40 予想される。 mokawa and Yutaka Hayashi, Japanese Journal ofAppl ied Physics vol. 27, No. 5, pp. 751-758, 1988」に記載 された「Planar boundary 」である。

【0127】上記論文によれば、平面状粒界には双晶粒 界、特殊な積層欠陥、特殊なtwist粒界などが含まれ る。この平面状粒界は電気的に不活性であるという特徴 を持つ。即ち、結晶粒界でありながらキャリアの移動を 阻害するトラップとして機能しないため、実質的に存在 しないと見なすことができる。

【0128】特に結晶軸(結晶面に垂直な軸)が〈11 50 【0137】図10(A)は活性層、ゲート配線、ソー

0) 軸である場合、 {211} 双晶粒界はΣ3の対応粒 界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す 指針となるパラメータであり、Σ値が小さいほど整合性 の良い粒界であることが知られている。

【0129】実際に本実施例の結晶質シリコン膜を詳細 にTEMを用いて観察すれば、結晶粒界の殆ど(90% 以上、典型的には95%以上)がΣ3の対応粒界、典型 的には {211} 双晶粒界であることが判る。

【0130】二つの結晶粒の間に形成された結晶粒界に おいて、両方の結晶の面方位が{110}である場合、  $\{1111\}$  面に対応する格子縞がなす角を $\theta$ とすると、  $\theta = 70.5$ °の時に $\Sigma$ 3の対応粒界となることが知られて いる。本実施例の結晶質シリコン膜は、結晶粒界におい て隣接する結晶粒の各格子縞がまさに約70.5°の角度で 連続しており、その事からこの結晶粒界は∑3の対応粒 界であると言える。

【0131】なお、θ=38.9°の時にはΣ9の対応粒 界となるが、この様な他の対応粒界も存在する。いずれ にしても不活性であることに変わりはない。

【0132】この様な結晶構造(正確には結晶粒界の構 造)は、結晶粒界において異なる二つの結晶粒が極めて 整合性よく接合していることを示している。即ち、結晶 粒界において結晶格子が連続的に連なり、結晶欠陥等に 起因するトラップ準位を非常に作りにくい構成となって いる。従って、この様な結晶構造を有する半導体薄膜は 実質的に結晶粒界が存在しない見なすことができる。

【0133】またさらに、800~1150℃という高 い温度での熱処理工程(実施例1における熱酸化工程に 相当する)によって結晶粒内に存在する欠陥が殆ど消滅 していることがTEM観察によって確認されている。こ れはこの熱処理工程の前後で欠陥数が大幅に低減されて いることからも明らかである。

【0134】この欠陥数の差は電子スピン共鳴分析 Œl ectron Spin Resonance : ESR) によってスピン密度 の差となって現れる。現状では本実施例の結晶質シリコ ン膜のスピン密度は少なくとも 5×10<sup>17</sup> spins/cm³以下 (好ましくは 3×10' spins/cm 以下) であることが判 明している。ただし、この測定値は現存する測定装置の 検出限界に近いので、実際のスピン密度はさらに低いと

【0135】以上の事から、本実施例の結晶質シリコン 膜は結晶粒内の欠陥が極端に少なく、結晶粒界が実質的 に存在しないと見なせるため、単結晶シリコン膜又は実 質的な単結晶シリコン膜と考えて良い。

【0136】[実施例2]本実施例では、実施例1に示 した構造を有する画素部の構成について図10を用いて 説明する。なお、図10に示す上面図では画素部の任意 の一画素に注目し、実施例1で用いた符号をそのまま引 用する。

ス配線の重ねあわせを示す上面図であり、同図(B)は その上に遮蔽膜、画素電極を重ねあわせた状態を示す上 面図である。図10(A)において、ゲート配線128 は、図示されていないゲート絶縁膜を介してその下の活 性層114と交差している。また、図示はしていない が、活性層114には、ソース領域、ドレイン領域、n 型不純物領域(c)でなるLoff領域が形成されてい る。また、1001はソース配線154と活性層114 とのコンタクト部、1002はドレイン配線157と活 性層114とのコンタクト部である。

【0138】また、図10(B)において、画素TFT の上には表面に陽極酸化物(ここでは図示しないが、図 4 (B) の陽極酸化物161を指す)が形成された遮蔽 膜160と、各画素ごとに設けられる画素電極162、 163が形成されている。そして、遮蔽膜160と画素 電極162とが陽極酸化物を介して重なる領域で保持容 量164が形成される。なお、1003はドレイン配線 157と画素電極162とのコンタクト部である。

【0139】本実施例では保持容量の誘電体として比誘 電率が7~9と高いアルミナ膜を用いることで、必要な 20 容量を形成するための面積を少なくすることが可能であ る。さらに、本実施例のように画素TFT上に形成され る遮光膜を保持容量の一方の電極とすることで、アクテ ィブマトリクス型液晶表示装置の画像表示部の開口率を 向上させることができる。

【0140】 [実施例3] 本実施例では、画素部の構成 を実施例2(図10参照)とは異なるものとした場合に ついて図11を用いて説明する。なお、実施例1、2で 説明した画素部の構造とはゲート配線の一部分が異なる だけで全て同一構造である。従って、同一の部分に関し 30 ては説明はするか同じ符号を用いる。

【0141】図11(A)は本実施例の画素部の断面図 であり、ゲート配線(但し活性層と重なる部分を除く) 1101を、第1導電膜1102、第2導電膜1103 および第3導電膜1104を積層して形成する点に特徴 がある。即ち、第1導電膜1102と第2導電膜110 3とで第3導電膜1104を挟んだ構造をとる。

【0142】本実施例では第1導電膜1102として窒 化タンタル膜、第2導電膜1103としてタンタル膜、 第3導電膜1104としてアルミニウムを主成分とする 40 合金膜を用いる。この構造を形成するには、まずゲート 絶縁膜上に第1導電膜1102を形成し、その上に第3 導電膜1104を形成する。そして、第3導電膜110 4を所定の形状にパターニングして、その上を第2導電 膜1103で覆う。この後、第1導電膜1102と第2 導電膜1103とを一括でエッチングして図11 (A) に示すような構造のゲート配線が形成される。

【0143】そして、この時の上面図は図11 (B) に 示すようなものとなる。即ち、ゲート配線のうち活性層

1105a、1105b(それぞれ図2(E)のゲート配 線128a、128bに相当する) は第1および第2の導 電膜の積層構造でなる。一方、ゲート配線1101はゲ ート配線1105a、1105bよりも配線幅が太く、且 つ、図11(A)に示すような三層構造で形成される。 即ち、ゲート配線の中でも単に配線として用いる部分は できるだけ配線抵抗を小さくするために、本実施例のよ うな構造とすることが好ましい。

【0144】また、実施例1の図8に示したアクティブ 10 マトリクス型液晶表示装置においては、端子805と走 査信号駆動回路802や画像信号駆動回路803をつな ぐ接続配線806、807は、本実施例で説明したよう な三層構造の配線を用いることで配線の低抵抗化を図る ことが望ましい。

【0145】なお、図11(B)に示した構造は、実施 例1と本実施例で説明した配線構造の形成方法とを組み 合わせることで実現可能である。従って、実施例1で説 明したアクティブマトリクス型液晶表示装置に本実施例 の構成を組み合わせることは可能である。

【0146】 [実施例4] 本実施例では実施例1と異な る構造の画素部について図12を用いて説明する。な お、基本的な構造は図3 (C) に示した画素部と同一構 造であるので、相違点のみを説明する。

【0147】まず、図12 (A) の構造は第3層間絶縁 膜159と遮蔽膜160との間にパッファ層1201を 形成した例である。バッファ層1201としては、10 ~100nm (好ましくは30~50nm) の膜厚の珪 素を含む絶縁膜を用いる。但し、第3層間絶縁膜159 が有機樹脂膜である場合、真空に曝すと樹脂膜中からの 脱ガスが問題となるため、スパッタ法で形成できる絶縁 膜を用いることが好ましい。

【0148】本実施例では50nm厚の酸化シリコン膜 をパッファ層1201として用いる。このパッファ層を 形成することで、第3層間絶縁膜159と遮蔽膜160 の密着性が向上する。実施例1のように酸化物161を 陽極酸化法によって形成する際、密着性が悪いと第3層 間絶縁膜と遮蔽膜との界面に潜り込むようにして陽極酸 化物が形成される不具合が発生する。しかしながら、図 12 (A) の構造とすることでそのような不具合を防ぐ ことができる。

【0149】また、図12 (B) の構造は、基本構造は 図12(A)と同様であるが、遮蔽膜160の下に自己 整合的にパッファ層1202を形成する例である。この 場合、遮蔽膜160をマスクとして自己整合的にパッフ ァ層のエッチングを行うことで図12(B)の構造を実 現できる。

【0150】エッチング工程は、遮蔽膜160を形成し た直後に行っても良いし、酸化物161を形成した後で 行っても良い。但し、バッファ層1202の材料と酸化 と重なる部分(この部分はゲート電極と呼んでもよい) 50 物161の材料が同じエッチャントでエッチングされて しまう場合は、酸化物161を形成する前にエッチング 工程を行うことが望ましい。

【0151】また、図12(B)の構造とすることで第3層間絶縁膜159にコンタクトホールを開けるときに有利である。有機樹脂膜の上に酸化シリコン膜等が存在すると、有機樹脂膜をエッチングする際に酸化シリコン膜がひさし状に残ってしまう恐れがある。そのため、図12(B)の構造のように予めコンタクトホールを形成する位置ではバッファ層を除去しておくことが好ましい

【0152】また、図12(C)の構造は、遮蔽膜160、酸化物161を形成した後で絶縁膜でなるスペーサー1203a~1203dを形成し、その後で画素電極1204を形成する例を示す。スペーサー1203a~1203dの材料としては、有機樹脂膜が好ましく、特に感光性を有するポリイミドやアクリルを用いることが好ましい。

【0153】図12 (C) のような構造とすることで、 遮蔽膜160の端部 (エッヂ部) をスペーサーで隠すこ とになるので、遮蔽膜160の端部で遮蔽膜と画素電極 20 とが短絡するようなことを防ぐことができる。

【0154】なお、本実施例の構成は、実施例1の作製工程において第3層間絶縁膜の形成~画素電極の形成までを変更しただけであり、その他の工程は実施例1と同様の工程で良い。従って、実施例1に示したアクティブマトリクス型液晶表示装置に適用することも可能である。また、実施例1~3に示したいずれの構成とも自由に組み合わせることが可能である。

【0155】[実施例5] 画素部の各画素に設けられる保持容量は画素電極に接続されていない方の電極(本発 30 明の場合は遮蔽膜)を固定電位としておくことで保持容量を形成することができる。その場合、遮蔽膜をフローティング状態(電気的に孤立した状態)かコモン電位(データとして送られる画像信号の中間電位)に設定しておくことが望ましい。

【0156】そこで本実施例では遮蔽膜をコモン電位に固定する場合の接続方法について図13を用いて説明する。なお、基本構造は図4(B)で説明した画素部と同様であるので、同一部位には同じ符号を用いて説明する。

【0157】図13(A)において、304は実施例1と同様にして作製された画素TFT(nチャネル型TFT)であり、160は保持容量の一方の電極として機能する遮蔽膜である。画素部の外側に延在した遮蔽膜1301は第3層間絶縁膜159、パッシベーション膜158に設けられたコンタクトホール1302を介してコモン電位を与える電源供給線1303と接続している。この電源供給線1303はソース配線またはドレイン配線と同時に形成しておけば良い。

【0158】このように画素部の外側において、遮蔽膜 50 度を極力低いものとする。具体的には、非晶質シリコン

1301とコモン電位を与える電源供給線1303とを電気的に接続することで、遮蔽膜160をコモン電位に保持することができる。従って、この場合には遮蔽膜1301を形成する前に第3層間絶縁膜159、パッシベーション膜158をエッチングしてコンタクトホールを形成しておく工程が必要となる。

【0159】次に、図13(B)において、304は実施例1と同様にして作製された画素TFTであり、160は保持容量の一方の電極として機能する遮蔽膜である。画素部の外側まで延在した遮蔽膜1304は、1305で示される領域において導電膜1306と酸化物1307を介して重なる。この導電膜1306は画素電極162と同時に形成される。

【0160】そして、この導電膜1306は第3層間絶縁膜159、パッシベーション膜158に設けられたコンタクトホール1308を介してコモン電位を与える電源供給線1309と接続している。この時、領域1305では遮蔽膜1304、酸化物1307、導電膜1306でなるコンデンサが形成される。このコンデンサの容量が十分に大きい(1走査ライン分の全画素に接続された全保持容量の合計容量の10倍程度)場合、領域1305で形成された静電結合によって遮蔽膜1304及び160の電位変動を低減することができる。

【0161】また、図13(B)の構造を採用する場合は、アクティブマトリクス型液晶表示装置の駆動方法としてはソースライン反転駆動を採用することが好ましい。ソースライン反転駆動ならば画素電極に印加される電圧極性が1フレーム毎に反転するので、時間的に平均化すれば遮蔽膜160に蓄積される電荷量は殆どゼロとなる。即ち、非常に電位変動の小さい状態を維持できるので、安定した保持容量を形成することができる。

【0162】このように図13(B)の構造を採用することで、工程数を増やすことなく遮蔽膜をコモン電位に保持することが可能となる。

【0163】なお、本実施例の構成は、実施例1の作製工程を一部変更するだけで実現可能であり、その他の工程は実施例1と同様の工程で良い。従って、実施例1に示したアクティブマトリクス型液晶表示装置に適用することも可能である。また、実施例1~3に示したいずれの構成とも自由に組み合わせることが可能である。

【0164】 [実施例6] 実施例1では非晶質シリコン膜を結晶化するために用いたニッケルをリンを用いてゲッタリングする例を示したが、本実施例では他の元素を用いて上記触媒元素をゲッタリングする場合について説明する。

【0165】まず、実施例1の工程(図1(B)の工程まで)に従って、結晶構造を有する半導体膜(本実施例では結晶質シリコン膜)を得る。但し、本実施例では結晶化に用いる触媒元素(ニッケルを例にとる)の導入濃度を極力低いものとする。具体的には、非晶質シリコン

膜上に重量換算で0.5~3ppmのニッケル含有層を形 成し、結晶化のための熱処理を行う。これにより形成さ れた結晶質シリコン膜中に含まれるニッケル濃度は、1 ×10<sup>1</sup> ~1×10<sup>1</sup> atoms/cm³ (代表的には5×10 ''~1×10' atoms/cm') となる。

【0166】そして、結晶質シリコン膜を形成したら、 マスク膜を除去した後にハロゲン元素を含む酸化性雰囲 気中で熱処理を行う。温度は800~1150℃(好ま しくは900~1000℃)とし、処理時間は10分~ 4時間(好ましくは30分~2時間)とする。

【0167】本実施例では、酸素雰囲気中に対して3~ 10体積%の塩化水素を含ませた雰囲気中において、9 50℃30分の熱処理を行う。この工程により結晶質シ リコン膜中のニッケルは揮発性の塩化化合物(塩化ニッ ケル)となって処理雰囲気中に離脱する。即ち、ハロゲ ン元素のゲッタリング作用によってニッケルを除去する ことが可能となる。但し、結晶質シリコン膜中に存在す るニッケル濃度が高すぎると、ニッケルの偏析部で酸化 が異常に進行するという問題を生じる。そのため、結晶 化の段階で用いるニッケルの濃度を極力低くする必要が 20 ある。

【0168】こうして形成された結晶質シリコン膜中に に残存するニッケルの濃度は、1×10''atms/cm'以 下、好ましくは1×10' atms/cm となる。この後は、 実施例1に従って図1 (D) 以降の工程を実施すれば良 17.

【0169】なお、本実施例の構成は実施例1に適用す ることも可能であるし、実施例1に示したアクティブマ トリクス型液晶表示装置に適用することも可能である。 また、実施例2~5のいずれの構成とも自由に組み合わ 30 せることが可能である。また、実施例1に示したリンに よるゲッタリング工程と併用することも可能である。

【0170】 [実施例7] 本実施例では、n型不純物領 域(c)の形成方法に関して、実施例1と異なる工程を 用いる例を示す。説明には図14を用いる。

【0171】まず、実施例1の工程に従って図3(B) の状態を得る。次に、レジストマスク132~134を 除去し、キャップ膜142を形成する。本実施例ではキ ャップ膜142の膜厚を20nmとする。

【0172】次に、0.8~1μmの厚さに半導体膜 (図示せず)を形成し、異方性エッチングを行うことに よりサイドウォール1401a、1401bを形成する。 そして、この状態で図3 (C)と同様にn型不純物元素 を添加し、n型不純物領域(c) 1402a、1402b を形成する。この時、サイドウォール1401a、14 0 1 bもマスクとして機能するので、オフセット領域1 403a、1403bが形成される。

【0173】本実施例では、オフセット領域1403 a、1403bの長さ(幅)が、サイドウォール1401 a、1401bとキャップ膜142の膜厚によって決定さ 50 【0181】本実施例の作製工程を採用した場合、実施

れる。特に、オフセット領域を100~200nmとい ったように長めに形成したい場合に本実施例は有効であ

【0174】実施例1ではキャップ膜142の膜厚(ゲ ート配線の側壁に形成された部分の膜厚)によってオフ セット領域の長さが決定されるが、100~200nm といった長さを実現するにはキャップ膜142の膜厚も それに応じて厚くしなければならない。ところがn型不 純物領域(c)はゲート絶縁膜とキャップ膜との積層膜 10 を通してn型不純物元素を添加するので、ゲート絶縁膜 の膜厚を極端に薄くしないと不純物添加工程のスループ ットを大幅に低下させてしまう。

【0175】従って、本実施例のような構成とすると、 オフセット領域1403a、1403bの長さは実質的に サイドウォール1401a、1401bで決まり、ゲート 絶縁膜の膜厚と無関係に決めることができる。なお、本 実施例ではサイドウォール1401a、1401bを形成 する際にエッチング選択比を確保する目的でキャップ膜 142を形成しているが、必要がなければ省略しても良

【0176】なお、本実施例の構成は実施例1と組み合 わせることもできるし、実施例1に示したアクティブマ トリクス型液晶表示装置に適用することもできる。ま た、実施例2~5のいずれの構成とも自由に組み合わせ ることが可能である。

【0177】 [実施例8] 本実施例では、実施例1と異 なる工程でアクティブマトリクス基板を作製する場合の 例について説明する。

【0178】実施例1では、p型不純物領域(a)の形 成工程及びn型不純物領域(a)の形成工程ともにゲー ト絶縁膜を介したスルードーピングによって一導電型を 付与する不純物元素を添加している。しかし、これらの 不純物領域を形成する際はゲート絶縁膜を除去して活性 層を露出させた状態で行っても良い。

【0179】この場合、実施例1の工程に従って図2 (E) の工程まで進めたら、ゲート配線125~128 をマスクとして自己整合的にゲート絶縁膜をエッチング し、活性層111~114の一部を露出させる。なお、 このとき、ゲート配線の形成時に用いたレジストマスク (図示せず) をそのまま残してマスクとすればゲート配 線にダメージを与えることなくエッチング工程を行うこ とができる。

【0180】この後は、実施例1と同様にp型不純物領 域(a)及びn型不純物領域(a)を順次形成していけ ば良い。但し、不純物元素の添加条件は実施例1と異な り、ゲート絶縁膜を通す必要がないので加速電圧を低く 設定する。添加条件に関してはp型不純物領域(a)及 びn型不純物領域(a)に含まれる不純物濃度が実現さ れるように実施者が最適な条件を選択すれば良い。

例1の図3(C)に相当する工程は図15(A)に示す ようになる。図15(A)において、1501~150 5はゲート配線をマスクとして自己整合的に形成された ゲート絶縁膜であり、ゲート配線を覆ってキャップ膜1 506が形成される。そして、この状態で図3(c)と 同様にn型不純物元素を添加し、n型不純物領域(c) 1507~1510を形成する。このとき、チャネル形 成領域1511、1512とn型不純物領域(c)15 07~1510との間にはキャップ膜1506の膜厚に ほぼ相当する長さのオフセット領域 (図示せず) が形成 10 される。

【0182】また、場合によっては図15(B)に示す ように、キャップ膜1506の上にさらに第2キャップ 膜1513を積層して、その積層膜を通してn型不純物 元素を添加しても良い。これにより形成されたn型不純 物領域(c) 1514~1517とチャネル形成領域1 518、1519との間にはキャップ膜1506及び第 2キャップ膜1513の合計膜厚にほぼ相当する長さの オフセット領域(図示せず)が形成される。

【0183】図15 (B) の構成では、第2キャップ膜 20 1513の膜厚を調節することでオフセット領域の長さ を自由に調節することができる。第2キャップ膜151 3は珪素を含む絶縁膜(好ましくは窒化酸化シリコン 膜) を用い、膜厚は30~200nm (好ましくは50 ~150nm) とすれば良い。

【0184】本実施例ではキャップ膜(第1キャップ 膜) 1506として窒化シリコン膜を用いているが、窒 化シリコン膜は厚くつけると応力が強くなって膜はがれ 等の不具合を生じる恐れがある。従って、ゲート配線の 酸化防止膜としてある程度の膜厚では形成しておきたい 30 が、膜厚が薄いと有効なオフセット領域が形成できない 場合がある。そのような時に図15 (B) に示した構成 は有効である。

【0185】なお、本実施例の構成は実施例1を変形す れば実現可能であり、実施例1に示したアクティブマト リクス型液晶表示装置に適用することもできる。また、 実施例2~7のいずれの構成とも自由に組み合わせるこ とが可能である。

【0186】 [実施例9] 本実施例では、実施例1と異 なる工程でアクティブマトリクス基板を作製する場合の 40 る。 例について図16を用いて説明する。

【0187】まず、実施例1の工程に従って図2 (E) の工程まで行う。次に、ゲート絶縁膜と同一材料でなる キャップ膜(本実施例では窒化酸化シリコン膜) 160 1を30nmの厚さに形成する。そして、図3(C)と 同様の条件でN型不純物元素の添加工程を行い、n型不 純物領域(c) 1602~1603を形成する。(図1 6 (A))

【0188】次に、ゲート配線をマスクとして自己整合

ゲート絶縁膜1605~1609を形成する。次にレジ ストマスク1610を形成し、図3(A)と同様にp型 不純物元素の添加工程を行って、p型不純物領域(a) 1611、1612を形成する。(図16(B))

【0189】次に、レジストマスク1610を除去し、 新たにレジストマスク1613~1616を形成する。 そして、図3(B)と同様にn型不純物元素の添加工程 を行って、n型不純物領域(a) 1617~1623を 形成する。(図16(C))

【0190】次にレジストマスク1613~1616を 除去し、第1層間絶縁膜1624を形成する。本実施例 では50nm厚の窒化シリコン膜と200nm厚の窒化 酸化シリコン膜との積層膜を用いるが、多層構造に限ら ず珪素を含む絶縁膜でなる単層構造を用いることも可能 である。

【0191】次に、第1層間絶縁膜1624を形成した 後で添加された不純物元素の活性化工程を行う。本実施 例では800℃1時間のファーネスアニールによって活 性化を行う。(図16(D))

【0192】以上のような作製工程に従って、アクティ プマトリクス基板を作製し、公知のセル組み工程を行っ てアクティプマトリクス型液晶表示装置を作製すること ができる。なお、実施例1に示したアクティブマトリク ス基板(図4(B))と構造的に異なる点はゲート絶縁 膜と第1層間絶縁膜の構成のみであり、駆動回路及び画 素部の機能は実施例1と変わらないものが得られる。

【0193】なお、本実施例の構成は実施例1の該当部 分を変更すれば実現可能であり、実施例1に示したアク ティプマトリクス型液晶表示装置と同等のアクティブマ トリクス型液晶表示装置を作製することも可能である。 また、実施例2~8のいずれの構成とも自由に組み合わ せることが可能である。

【0194】 [実施例10] 実施例1に示した作製工程 においては、nチャネル型TFTとなる領域のみにチャ ネルドープ工程を行ってしきい値電圧を制御する例を示 しているが、nチャネル型TFTやpチャネル型TFT の区別なしに全面にチャネルドープ工程を行うことも可 能である。その場合、作製工程のフォトマスク数が減る ので工程のスループットおよび歩留まりの向上が図れ

【0195】また、場合によっては全面にチャネルドー プ工程を施して、nチャネル型TFTまたはpチャネル 型TFTのどちらか一方に、全面に添加した不純物元素 と逆の導電型を付与する不純物元素を添加する場合もあ

【0196】なお、本実施例の構成は、実施例2~9に 示したいずれの構成とも自由に組み合わせることが可能

【0197】[実施例11]実施例1に示した作製工程 的にゲート絶縁膜をエッチングし、ゲート配線の直下に 50 例では、nチャネル型TFTのゲート配線を形成する前 に、前もって後にLov領域として機能するn型不純物領域(b)を形成することが前提となっている。そして、p型不純物領域(a)、n型不純物領域(c)はともに自己整合的に形成されることが特徴となっている。

【0198】しかしながら、本発明の効果を得るためには最終的な構造が図4(B)のような構造となっていれば良く、そこに至るプロセスに限定されるものではない。従って、不純物領域の形成順序は実施者が適宜変更して構わない。また、場合によってはp型不純物領域

- (a) やn型不純物領域(c)を、レジストマスクを用 10 いて形成することも可能である。即ち、最終的に図4
- (B) に示したように、各回路に応じて異なる構成の活性層を有するTFTが形成されるのであれば、あらゆる組み合わせの工程順序を採用しても構わない。

【0199】 [実施例12] 本実施例では、本発明をシリコン基板上に作製した半導体装置に適用した場合について説明する。典型的には、画素電極として反射率の高い金属膜を用いた反射型液晶表示装置に適用できる。

【0200】本実施例は、実施例1においてシリコン基板(シリコンウェハ)に直接的にn型またはp型不純物 20元素を添加してLDD領域、ソース領域またはドレイン領域といった不純物領域を形成する。その際、各不純物領域の形成順序やゲート絶縁膜の形成順序は問わない。

【0201】なお、本実施例の構成は実施例1~11のいずれの構成とも自由に組み合わせることが可能である。但し、活性層となる半導体層は単結晶シリコン基板と決まっているので、結晶化工程以外での組み合わせとなる

【0202】 [実施例13] 実施例1では、Lov領域やLoff領域をnチャネル型TFTのみに配置し、その位置を回路仕様に応じて使い分けることを前提に説明を行ったが、TFTサイズが小さくなる(チャネル長が短くなる)と、pチャネル型TFTに対しても同様のことが言えるようになる。

【0203】即ち、チャネル長が2μm以下となると短チャネル効果が顕在化するようになるため、場合によってはpチャネル型TFTにもLov領域を配置する必要性が出てくる。このように、本発明においてpチャネル型TFTは実施例1、4~31に示した構造に限定されるものではなく、nチャネル型TFTと同一構造であって40も構わない。

【0204】なお、本実施例を実施する場合は、実施例 1 の構成においてn型不純物領域(b)の形成と同じように、p型不純物元素が $2\times10$ 16~ $5\times10$ 19 atoms/cm7で含まれる不純物領域を形成しておけば良い。また、本実施例の構成は実施例  $2\sim13$  のいずれの構成とも自由に組み合わせることが可能である。

【0205】 [実施例14] 本発明は従来のMOSFE T上に層間絶縁膜を形成し、その上にTFTを形成する 際に用いることも可能である。即ち、三次元構造の半導 50 体装置を実現することも可能である。また、基板として SIMOX、Smart-Cut (SOITEC社の登録商標)、ELTRAN(キャノン株式会社の登録商標)などのSOI基板を用いることも可能である。

【0206】なお、本実施例の構成は、実施例1~12 のいずれの構成とも自由に組み合わせることが可能であ る。

【0207】 [実施例15] 本発明によって作製された 液晶表示装置は様々な液晶材料を用いることが可能である。そのような材料として、TN液晶、PDLC(ポリマー分散型液晶)、FLC(強誘電性液晶)、AFLC(反強誘性電液晶)、またはFLCとAFLCの混合物(反強誘電性混合液晶)が挙げられる。

【0208】例えば、「H. Furue et al.; Charakteristics and Drivng Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability, SID, 1998」、「T. Yoshida et al.; A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time, 841, SID97DIGEST, 1997」、「S. Inui et al.; Thresholdless antiferroelectricity in liquid crystals and its application to displays, 671-673, J. Mater. Chem. 6(4), 1996」、または米国特許第5, 594, 569号に開示された材料を用いることができる。

【0209】特に、電場に対して透過率が連続的に変化する電気光学応答特性を示す無しきい値反強誘電性混合液晶(Thresholdless Antiferroelectric LCD: TL-AFLCと略記する)にはV字型(またはU字型)の電気光学応答特性を示すものがあり、その駆動電圧が約±2.5V程度(セル厚約1 $\mu$ m $\sim$ 2 $\mu$ m)のものも見出されている。そのため、画素部用の電源電圧が5 $\sim$ 8V程度で済む場合があり、駆動回路と画素部を同じ電源電圧で動作させる可能性が示唆されている。即ち、液晶表示装置全体の低消費電力化を図ることができる。

【0210】また、強誘電性液晶や反強誘電性液晶はT N液晶に比べて応答速度が速いという利点をもつ。本発 明で用いるようなTFTは非常に動作速度の速いTFT を実現しうるため、強誘電性液晶や反強誘電性液晶の応 答速度の速さを十分に生かした画像応答速度の速い液晶 表示装置を実現することが可能である。

【0211】また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。そういった意味で実施例1の図3(C)で示した保持容量は小さい面積で大きな容量を蓄積することができるので好ましい。

【0212】なお、本実施例の液晶表示装置をパーソナ

ルコンピュータ等の電子機器の表示ディスプレイとして 用いることが有効であることは言うまでもない。

【0213】また、本実施例の構成は、実施例1~14 のいずれの構成とも自由に組み合わせることが可能であ る。

【0214】 [実施例16] 本願発明はアクティブマト リクス型EL(エレクトロルミネッセンス)ディスプレ イ(アクティブマトリクス型EL表示装置ともいう)に 適用することも可能である。その例を図17に示す。

【0215】図17は本実施例のアクティブマトリクス 10 型ELディスプレイの回路図である。81は表示領域を 表しており、その周辺にはX方向(ソース側)駆動回路 82、Y方向(ゲート側)駆動回路83が設けられてい る。また、表示領域81の各画素は、スイッチング用T FT84、コンデンサ85、電流制御用TFT86、E し素子87を有し、スイッチング用TFT84にX方向 信号線(ソース信号線)88a(または88b)、Y方向 信号線(ゲート信号線) 89a(または89b、89c) が接続される。また、電流制御用TFT86には、電源 線90a、90bが接続される。

【0216】本実施例のアクティブマトリクス型ELデ ィスプレイでは、X方向制御回路82及びY方向制御回 路83を図4(B)のpチャネル型TFT301並びに nチャネル型TFT302もしくは303を組み合わせ て形成する。また、スイッチング用TFT84には図4 (B) のnチャネル型TFT304を用い、電流制御用 TFT86には図4(B)のpチャネル型TFT301 を用いる。勿論、TFTの組み合わせはこれに限定する 必要はない。

【0217】なお、本実施例のアクティブマトリクス型 30 ELディスプレイに対して、実施例1~13のいずれの 構成を組み合わせても良い。

【0218】 [実施例17] 本実施例では、本願発明を 用いてEL(エレクトロルミネセンス)表示装置を作製 した例について説明する。なお、図18(A)は本願発 明のEL表示装置の上面図であり、図18(B)はその 断面図である。

【0219】図18(A)において、4001は基板、 4002は画素部、4003はソース側駆動回路、40 04はゲート側駆動回路であり、それぞれの駆動回路は 40 配線4005を経てFPC(フレキシブルプリントサー キット) 4006に至り、外部機器へと接続される。

【0220】このとき、画素部4002、ソース側駆動 回路4003及びゲート側駆動回路4004を囲むよう にして第1シール材4101、カバー材4102、充填 材4103及び第2シール材4104が設けられてい る。

【0221】また、図18(B)は図18(A)をA-A'で切断した断面図に相当し、基板4001の上にソ ここではnチャネル型TFTとpチャネル型TFTを図 示している。) 4201及び画素部4002に含まれる 電流制御用TFT(EL素子への電流を制御するTF T) 4202が形成されている。

【0222】本実施例では、駆動TFT4201には図 4 (B) のpチャネル型TFT301とnチャネル型T FT302と同じ構造のTFTが用いられ、電流制御用 TFT4202には図4(B)のpチャネル型TFT3 01と同じ構造のTFTが用いられる。また、画素部4 002には電流制御用TFT4202のゲートに接続さ れた保持容量(図示せず)が設けられる。

【0223】駆動TFT4201及び画素TFT420 2の上には樹脂材料でなる層間絶縁膜(平坦化膜) 43 01が形成され、その上に画素TFT4202のドレイ ンと電気的に接続する画素電極(陽極) 4302が形成 される。画素電極4302としては仕事関数の大きい透 明導電膜が用いられる。透明導電膜としては、酸化イン ジウムと酸化スズとの化合物または酸化インジウムと酸 化亜鉛との化合物を用いることができる。

【0224】そして、画素電極4302の上には絶縁膜 4303が形成され、絶縁膜4303は画素電極430 2の上に開口部が形成されている。この開口部におい て、画素電極4302の上にはEL(エレクトロルミネ ッセンス)層4304が形成される。EL層4304は 公知の有機EL材料または無機EL材料を用いることが できる。また、有機EL材料には低分子系(モノマー 系) 材料と高分子系(ポリマー系) 材料があるがどちら を用いても良い。

【0225】EL層4304の形成方法は公知の蒸着技 術もしくは塗布法技術を用いれば良い。また、EL層の 構造は正孔注入層、正孔輸送層、発光層、電子輸送層ま たは電子注入層を自由に組み合わせて積層構造または単 層構造とすれば良い。

【0226】EL層4304の上には遮光性を有する導 電膜(代表的にはアルミニウム、銅もしくは銀を主成分 とする導電膜またはそれらと他の導電膜との積層膜)か らなる陰極4305が形成される。また、陰極4305 とEL層4304の界面に存在する水分や酸素は極力排 除しておくことが望ましい。従って、真空中で両者を連 続成膜するか、EL層4304を窒素または希ガス雰囲 気で形成し、酸素や水分に触れさせないまま陰極430 5を形成するといった工夫が必要である。本実施例では マルチチャンパー方式(クラスターツール方式)の成膜 装置を用いることで上述のような成膜を可能とする。

【0227】そして陰極4305は4306で示される 領域において配線4005に電気的に接続される。配線 4005は陰極4305に所定の電圧を与えるための配 線であり、異方導電性フィルム4307を介してFPC 4006に電気的に接続される。

ース側駆動回路4003に含まれる駆動TFT(但し、 50 【0228】以上のようにして、画素電極(陽極)43

02、EL層4304及び陰極4305からなるEL素 子が形成される。このEL素子は、第1シール材410 1及び第1シール材4101によって基板4001に貼 り合わされたカバー材4102で囲まれ、充填材410 3により封入されている。

【0229】カバー材4102としては、ガラス板、金 属板(代表的にはステンレス板)、セラミックス板、F RP (Fiberglass-Reinforced Plastics) 板、PVF (ポリビニルフルオライ ド)フィルム、マイラーフィルム、ポリエステルフィル 10 ムまたはアクリルフィルムを用いることができる。ま た、アルミニウムホイルをPVFフィルムやマイラーフ ィルムで挟んだ構造のシートを用いることもできる。

【0230】但し、EL素子からの光の放射方向がカバ 一材側に向かう場合にはカバー材は透明でなければなら ない。その場合には、ガラス板、プラスチック板、ポリ エステルフィルムまたはアクリルフィルムのような透明 物質を用いる。

【0231】また、充填材4103としては紫外線硬化 樹脂または熱硬化樹脂を用いることができ、PVC(ポ 20 リビニルクロライド)、アクリル、ポリイミド、エポキ シ樹脂、シリコーン樹脂、PVB(ポリビニルプチラ ル) またはEVA (エチレンビニルアセテート) を用い ることができる。この充填材4103の内部に吸湿性物 質(好ましくは酸化パリウム)を設けておくとEL素子 の劣化を抑制できる。

【0232】また、充填材4103の中にスペーサを含 有させてもよい。このとき、スペーサを酸化バリウムで 形成すればスペーサ自体に吸湿性をもたせることが可能 である。また、スペーサを設けた場合、スペーサからの 30 圧力を緩和するパッファ層として陰極4305上に樹脂 膜を設けることも有効である。

【0233】また、配線4005は異方導電性フィルム 4307を介してFPC4006に電気的に接続され る。配線4005は画素部4002、ソース側駆動回路 4003及びゲート側駆動回路4004に送られる信号 をFPC4006に伝え、FPC4006により外部機 器と電気的に接続される。

【0234】また、本実施例では第1シール材4101 の露呈部及びFPC4006の一部を覆うように第2シ 40 ール材4104を設け、EL素子を徹底的に外気から遮 断する構造となっている。こうして図18(B)の断面 構造を有するEL表示装置となる。なお、本実施例のE L表示装置は実施例1、3、6~11、13、14のい ずれの構成を組み合わせて作製しても構わない。

【0235】ここで画素部のさらに詳細な断面構造を図 19に、上面構造を図20(A)に、回路図を図20 (B) に示す。図19、図20(A) 及び図20(B) では共通の符号を用いるので互いに参照すれば良い。

れたスイッチング用TFT4402は図4(B)のnチ ャネル型TFT304を用いて形成される。従って、構 造の説明はnチャネル型TFT304の説明を参照すれ ば良い。また、4403で示される配線は、スイッチン グ用TFT4402のゲート電極4404a、4404b を電気的に接続するゲート配線である。

【0237】なお、本実施例ではチャネル形成領域が二 つ形成されるダブルゲート構造としているが、チャネル 形成領域が一つ形成されるシングルゲート構造もしくは 三つ形成されるトリプルゲート構造であっても良い。

【0238】また、スイッチング用TFT4402のド レイン配線4405は電流制御用TFT4406のゲー ト電極4407に電気的に接続されている。なお、電流 制御用TFT4406は図4(B)のpチャネル型TF T301を用いて形成される。従って、構造の説明はp チャネル型TFT301の説明を参照すれば良い。な お、本実施例ではシングルゲート構造としているが、ダ ブルゲート構造もしくはトリプルゲート構造であっても 良い。

【0239】スイッチング用TFT4402及び電流制 御用TFT4406の上には第1パッシベーション膜4 408が設けられ、その上に樹脂からなる平坦化膜44 09が形成される。平坦化膜4409を用いてTFTに よる段差を平坦化することは非常に重要である。後に形 成されるEL層は非常に薄いため、段差が存在すること によって発光不良を起こす場合がある。従って、EL層 をできるだけ平坦面に形成しうるように画素電極を形成 する前に平坦化しておくことが望ましい。

【0240】また、4410は透明導電膜からなる画素 電極(EL素子の陽極)であり、電流制御用TFT44 06のドレイン配線4411に電気的に接続される。画 素電極4410としては酸化インジウムと酸化スズとの 化合物もしくは酸化インジウムと酸化亜鉛との化合物か らなる導電膜を用いることができる。

【0241】画素電極4410の上にはEL層4412 が形成される。なお、図19では一画素しか図示してい ないが、本実施例ではR(赤)、G(緑)、B(青)の 各色に対応したEL層を作り分けている。また、本実施 例では蒸着法により低分子系有機EL材料を形成してい る。具体的には、正孔注入層として20nm厚の銅フタ ロシアニン(СиРс)膜を設け、その上に発光層とし て70nm厚のトリスー8ーキノリノラトアルミニウム 錯体(Alq1)膜を設けた積層構造としている。Al q,にキナクリドン、ペリレンもしくはDCM1といっ た蛍光色素を添加することで発光色を制御することがで きる。

【0242】但し、以上の例はEL層として用いること のできる有機EL材料の一例であって、これに限定する 必要はまったくない。発光層、電荷輸送層または電荷注 【0236】図19において、基板4401上に設けら 50 入層を自由に組み合わせてEL層 (発光及びそのための

キャリアの移動を行わせるための層) を形成すれば良 い。例えば、本実施例では低分子系有機EL材料をEL 層として用いる例を示したが、高分子系有機EL材料を 用いても良い。また、電荷輸送層や電荷注入層として炭 化珪素等の無機材料を用いることも可能である。これら の有機EL材料や無機材料は公知の材料を用いることが できる。

【0243】次に、EL層4412の上には遮光性の導 電膜からなる陰極4413が設けられる。本実施例の場 合、遮光性の導電膜としてアルミニウムとリチウムとの 10 合金膜を用いる。勿論、公知のMgAg膜(マグネシウ ムと銀との合金膜)を用いても良い。陰極材料として は、周期表の1族もしくは2族に属する元素からなる導 電膜もしくはそれらの元素を添加した導電膜を用いれば 良い。

【0244】この陰極4413まで形成された時点でE L素子4414が完成する。なお、ここでいうEL素子 4414は、画素電極(陽極) 4410、EL層441 2及び陰極4413で形成されたコンデンサを指す。

【0245】次に、本実施例における画素の上面構造を 20 図20(A)を用いて説明する。スイッチング用TFT 4402のソースはソース配線4415に接続され、ド レインはドレイン配線4405に接続される。また、ド レイン配線4405は電流制御用TFT4406のゲー ト電極4407に電気的に接続される。また、電流制御 用TFT4406のソースは電流供給線4416に電気 的に接続され、ドレインはドレイン配線4417に電気 的に接続される。また、ドレイン配線4417は点線で 示される画素電極 (陽極) 4418に電気的に接続され

【0246】このとき、4419で示される領域には保 持容量が形成される。保持容量4419は、電流供給線 4416と電気的に接続された半導体膜4420、ゲー ト絶縁膜と同一層の絶縁膜(図示せず)及びゲート電極 4407との間で形成される。また、ゲート電極440 7、第1層間絶縁膜と同一の層(図示せず)及び電流供 給線4416で形成される容量も保持容量として用いる ことが可能である。

【0247】なお、本実施例のEL表示装置を作製する にあたって、実施例1、3、6~11、13、14の構 40 成を自由に組み合わせても良い。

【0248】 [実施例18] 本実施例では、実施例17 とは異なる画素構造を有したEL表示装置について説明 する。説明には図21を用いる。なお、図19と同一の 符号が付してある部分については実施例17の説明を参 照すれば良い。

【0249】図21では電流制御用TFT4501とし て図4(B)のnチャネル型TFT302と同一構造の TFTを用いる。勿論、電流制御用TFT4501のゲ ート電極4502はスイッチング用TFT4402のド 50 いることができる画素構造の例を図22(A)~(C)

レイン配線4405に接続されている。また、電流制御 用TFT4501のドレイン配線4503は画素電極4 504に電気的に接続されている。

【0250】本実施例では、画素電極4504がEL素 子の陰極として機能し、遮光性の導電膜を用いて形成す る。具体的には、アルミニウムとリチウムとの合金膜を 用いるが、周期表の1族もしくは2族に属する元素から なる導電膜もしくはそれらの元素を添加した導電膜を用 いれば良い。

【0251】画素電極4504の上にはEL層4505 が形成される。なお、図21では一画素しか図示してい ないが、本実施例ではG(緑)に対応したEL層を蒸着 法及び塗布法(好ましくはスピンコーティング法)によ り形成している。具体的には、電子注入層として20 n m厚のフッ化リチウム(LiF)膜を設け、その上に発 光層として70nm厚のPPV(ポリパラフェニレンビ ニレン) 膜を設けた積層構造としている。

【0252】次に、EL層4505の上には透明導電膜 からなる陽極4506が設けられる。本実施例の場合、 透明導電膜として酸化インジウムと酸化スズとの化合物 もしくは酸化インジウムと酸化亜鉛との化合物からなる 導電膜を用いる。

【0253】この陽極4506まで形成された時点でE L素子4507が完成する。なお、ここでいうEL素子 4507は、画素電極(陰極) 4504、EL層450 5及び陰極4506で形成されたコンデンサを指す。

【0254】このとき、電流制御用TFT4501が本 願発明の構造であることは非常に重要な意味を持つ。電 流制御用TFT4501はEL素子4507を流れる電 流量を制御するための素子であるため、多くの電流が流 れ、熱による劣化やホットキャリアによる劣化の危険性 が高い素子でもある。そのため、電流制御用TFT45 01のドレイン側に、ゲート絶縁膜4508を介してゲ ート電極 4 5 0 2 に重なるようにLDD 領域 4 5 0 9 を 設ける本願発明の構造は極めて有効である。

【0255】また、本実施例の電流制御用TFT450 1はゲート電極 4 5 0 2 と LDD 領域 4 5 0 9 との間に ゲート容量と呼ばれる寄生容量を形成する。このゲート 容量を調節することで図20(A)、(B)に示した保 持容量4418と同等の機能を持たせることも可能であ る。特に、EL表示装置をデジタル駆動方式で動作させ る場合においては、保持容量のキャパシタンスがアナロ グ駆動方式で動作させる場合よりも小さくて済むため、 ゲート容量で保持容量を代用しうる。

【0256】なお、本実施例のEL表示装置を作製する にあたって、実施例1、3、6~11、13、14の構 成を自由に組み合わせても良い。

【0257】 [実施例19] 本実施例では、実施例17 もしくは実施例18に示したEL表示装置の画素部に用

に示す。なお、本実施例において、4601はスイッチ ング用TFT4602のソース配線、4603はスイッ チング用TFT4602のゲート配線、4604は電流 制御用TFT、4605はコンデンサ、4606、46 08は電流供給線、4607はEL素子とする。

【0258】図22(A)は、二つの画素間で電流供給 線4606を共通とした場合の例である。即ち、二つの 画素が電流供給線4606を中心に線対称となるように 形成されている点に特徴がある。この場合、電源供給線 の本数を減らすことができるため、画素部をさらに高精 10 細化することができる。

【0259】また、図22(B)は、電流供給線460 8をゲート配線4603と平行に設けた場合の例であ る。なお、図22 (B) では電流供給線4608とゲー ト配線4603とが重ならないように設けた構造となっ ているが、両者が異なる層に形成される配線であれば、 絶縁膜を介して重なるように設けることもできる。この 場合、電源供給線4608とゲート配線4603とで専 有面積を共有させることができるため、画素部をさらに 高精細化することができる。

【0260】また、図22 (C) は、図22 (B) の構 造と同様に電流供給線4608をゲート配線4603と 平行に設け、さらに、二つの画素を電流供給線4608 を中心に線対称となるように形成する点に特徴がある。 また、電流供給線4608をゲート配線4603のいず れか一方と重なるように設けることも有効である。この 場合、電源供給線の本数を減らすことができるため、画 素部をさらに高精細化することができる。

【0261】〔実施例20〕本願発明の電気光学装置や 半導体回路は電気器具の表示部や信号処理回路として用 30 いることができる。そのような電気器具としては、ビデ オカメラ、デジタルカメラ、プロジェクター、プロジェ クションTV、ゴーグル型ディスプレイ(ヘッドマウン トディスプレイ)、ナビゲーションシステム、音響再生 装置、ノート型パーソナルコンピュータ、ゲーム機器、 携帯情報端末(モバイルコンピュータ、携帯電話、携帯 型ゲーム機または電子書籍等)、記録媒体を備えた画像 再生装置などが挙げられる。それら電気器具の具体例を 図23~25に示す。

【0262】図23 (A) は携帯電話であり、本体20 40 01、音声出力部2002、音声入力部2003、表示 部2004、操作スイッチ2005、アンテナ2006 で構成される。本願発明の電気光学装置は表示部200 4に、本願発明の半導体回路は音声出力部2002、音 声入力部2003またはCPUやメモリ等に用いること ができる。

【0263】図23 (B) はビデオカメラであり、本体 2101、表示部2102、音声入力部2103、操作 スイッチ2104、パッテリー2105、受像部210

02に、本願発明の半導体回路は音声入力部2103ま たはCPUやメモリ等に用いることができる。

【0264】図23(C)はモバイルコンピュータ(モ ービルコンピュータ)であり、本体2201、カメラ部 2202、受像部2203、操作スイッチ2204、表 示部2205で構成される。本願発明の電気光学装置は 表示部2205に、本願発明の半導体回路はCPUやメ モリ等に用いることができる。

【0265】図23(D)はゴーグル型ディスプレイで あり、本体2301、表示部2302、アーム部230 3で構成される。本願発明の電気光学装置は表示部23 02に、本願発明の半導体回路はCPUやメモリ等に用 いることができる。

【0266】図23(E)はリアプロジェクター(プロ ジェクションTV)であり、本体2401、光源240 2、液晶表示装置2403、偏光ビームスプリッタ24 04、リフレクター2405、2406、スクリーン2 407で構成される。本発明は液晶表示装置2403に 用いることができ、本願発明の半導体回路はCPUやメ 20 モリ等に用いることができる。

【0267】図23(F)はフロントプロジェクターで あり、本体2501、光源2502、液晶表示装置25 03、光学系2504、スクリーン2505で構成され る。本発明は液晶表示装置2503に用いることがで き、本願発明の半導体回路はCPUやメモリ等に用いる ことができる。

【0268】図24(A)はパーソナルコンピュータで あり、本体2601、映像入力部2602、表示部26 03、キーボード2604等を含む。本願発明の電気光 学装置は表示部2603に、本願発明の半導体回路はC PUやメモリ等に用いることができる。

【0269】図24(B)は電子遊戯機器(ゲーム機 器)であり、本体2701、記録媒体2702、表示部 2703及びコントローラー2704を含む。この電子 遊技機器から出力された音声や映像は筺体2705及び 表示部2706を含む表示ディスプレイにて再生され る。コントローラー2704と本体2701との間の通 信手段または電子遊技機器と表示ディスプレイとの間の 通信手段は、有線通信、無線通信もしくは光通信が使え る。本実施例では赤外線をセンサ部2707、2708 で検知する構成となっている。本願発明の電気光学装置 は表示部2703、2706に、本願発明の半導体回路 はCPUやメモリ等に用いることができる。

【0270】図24 (C) はプログラムを記録した記録 媒体(以下、記録媒体と呼ぶ)を用いるプレーヤー(画 像再生装置)であり、本体2801、表示部2802、 スピーカ部2803、記録媒体2804及び操作スイッ チ2805を含む。なお、この画像再生装置は記録媒体 としてDVD (Digital VersatileD 6で構成される。本願発明の電気光学装置は表示部21 50 isc)、CD等を用い、音楽鑑賞や映画鑑賞やゲーム

やインターネットを行うことができる。本願発明の電気 光学装置は表示部2802やCPUやメモリ等に用いる ことができる。

【0271】図24 (D) はデジタルカメラであり、本 体2901、表示部2902、接眼部2903、操作ス イッチ2904、受像部(図示せず)を含む。本願発明 の電気光学装置は表示部2902やCPUやメモリ等に 用いることができる。

【0272】なお、図23(E)のリアプロジェクター や図23(F)のフロントプロジェクターに用いること 10 のできる光学エンジンについての詳細な説明を図25に 示す。なお、図25(A)は光学エンジンであり、図2 5 (B) は光学エンジンに内蔵される光源光学系であ る。

【0273】図25 (A) に示す光学エンジンは、光源 光学系3001、ミラー3002、3005~300 7、ダイクロイックミラー3003、3004、光学レ ンズ3008a~3008c、プリズム3011、液晶表 示装置3010、投射光学系3012を含む。投射光学 系3012は、投射レンズを備えた光学系である。本実 20 施例は液晶表示装置3010を三つ使用する三板式の例 を示したが、単板式であってもよい。また、図25

(A) 中において矢印で示した光路には、光学レンズ、 偏光機能を有するフィルム、位相差を調節するためのフ ィルムもしくはIRフィルム等を設けてもよい。

【0274】また、図25 (B) に示すように、光源光 学系3001は、光源3013、3014、合成プリズ ム3015、コリメータレンズ3016、3020、レ ンズアレイ3017、3018、偏光変換素子3019 を含む。なお、図25 (B) に示した光源光学系は光源 30 を2つ用いたが、一つでも良いし、三つ以上としてもよ い。また、光源光学系の光路のどこかに、光学レンズ、 偏光機能を有するフィルム、位相差を調節するフィルム もしくはIRフィルム等を設けてもよい。

【0275】以上の様に、本願発明の適用範囲は極めて 広く、あらゆる分野の電気器具に適用することが可能で ある。また、本実施例の電気器具は実施例1~19のど のような組み合わせからなる構成を用いても実現するこ とができる。

【0276】〔実施例21〕図26は実施例1に従って 40 D構造を示す図。 作製されたnチャネル型TFT302のドレイン電流 (ID) とゲート電圧 (VG) との関係を表すグラフ (以下、ID-VG曲線という) 及び電界効果移動度  $(\mu_{FE})$  のグラフである。このとき、ソース電圧 (V)S) は0V、ドレイン電圧(VD) は1Vまたは14V とした。なお、実測値はチャネル長(L)が7.5 μ m、チャネル幅(W)が7.8 μm、ゲート絶縁膜の膜厚 (Tox) が110 nmであった。

【0277】図26において、太線はストレス試験前、 点線はストレス試験後のID-VG曲線および電界効果 50 【図21】 EL表示装置の断面構造を示す図。

移動度を示しているが、ストレス試験前後で曲線に殆ど 変化はなく、ホットキャリア劣化が抑制されていること が判った。なお、ここで行ったストレス試験は、室温に てソース電圧 0 V、ドレイン電圧 2 0 V、ゲート電圧 2 Vをかけた状態で60秒保持する試験であり、ホットキ ャリア劣化を促進させる試験である。

44

#### [0278]

【発明の効果】本願発明を用いることで同一基板上に、 回路が要求する仕様に応じて適切な性能の回路を配置す ることが可能となり、電気光学装置の動作性能や信頼性 を大幅に向上させることができる。

【0279】また、液晶表示装置に代表される電気光学 装置の画素部において、小さい面積で大きなキャパシテ ィを有する保持容量を形成することができる。そのた め、対角1インチ以下の電気光学装置においても開口率 を低下させることなく、十分な保持容量を確保すること が可能となる。

【0280】また、そのような電気光学装置を表示部と して有する電気器具の動作性能と信頼性も向上させるこ とができる。

#### 【図面の簡単な説明】

- 【図1】 画素部と駆動回路の作製工程を示す図。
- 【図2】 画素部と駆動回路の作製工程を示す図。
- 【図3】 画素部と駆動回路の作製工程を示す図。
- 【図4】 画素部と駆動回路の作製工程を示す図。
- アクティブマトリクス型液晶表示装置の断面 【図5】 構造図。
- 【図6】 nチャネル型TFTのLDD構造を示す図。
- 【図7】 nチャネル型TFT (画素TFT) のLDD 構造を示す図。
- 【図8】 アクティブマトリクス型液晶表示装置の斜視
- 【図9】 アクティブマトリクス型液晶表示装置の回路 プロック図。
- 【図10】 画素部の上面構造を示す図。
- 【図11】 画素部の断面構造及び上面構造を示す図。
- 【図12】 保持容量の構造を示す図。
- 【図13】 保持容量の構成を示す断面図。
- 【図14】 nチャネル型TFT (画素TFT) のLD
- 【図15】 画素部と駆動回路の作製工程を示す図。
- 【図16】 画素部と駆動回路の作製工程を示す図。
- 【図17】 アクティブマトリクス型EL表示装置の構 成を示す図。
- 【図18】 EL表示装置の上面構造及び断面構造を示 す図。
- 【図19】 EL表示装置の断面構造を示す図。
- 【図20】 EL表示装置の画素部の上面構造を示す

【図22】 EL表示装置の画素部の回路構成を示す

【図24】 電気器具の一例を示す図。


図。

【図25】 光学エンジンの構成を示す図。


【図23】 電気器具の一例を示す図。

【図26】 TFTのId-Vg曲線を示す図。


【図1】




【図2】




[図7]




[図3]



【図4】







181 : 高額 201 | 国表版 201 | 可以 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 | 201 |


[図8]


【図5】







(A) 1801 1102 1103 1115 1104 1103 1115 1104 1105 11104 1105 11105 11105 11105 11005






【図16】








15

AC [A] 0

【図21】



【図23】 【図25】 30081 元学レンズ 2002 音声出力部 2101 本体 3084 ダイタロイッシラー 2005 条作スイッチ W 2003 音声入力等 (8) 1005 25- 1001 / (90/7)25-2201 本体 2205 高示部 (A) 光学エンジン (三振式) · 3015 合成プリズム 2204 操作スイッチ 2016 255-3VYX 2506 スクリーン 2487 339-> 2401 本体 2020 29.8-5V2X (日) 光策光学系 2441 液晶表示装置 【図26】 L/S= 7.5/ 7.8 µm. Tex= 110em) 1. CE-81 (F) 2402 光源 1. **CE-**C9

1. OE-11

1. 0E-12

-20

-15

# フロントページの続き

(51) Int. Cl. <sup>7</sup>		識別記号	FΙ		テーマコード(参考)
H01L	27/08	3 3 1	G 0 2 F	1/136	5 0 0
	21/336		H 0 1 L	29/78	6 1 6 A
					6 1 6 V
					6 1 7 A
					6 1 9 B